



西安交通大学
XI'AN JIAOTONG UNIVERSITY

半导体物理与器件

任课教师: 赵小龙
电信学部微电子学院
zhaoxiaolong@xjtu.edu.cn

目录

- 前沿——课程信息

第一部分：半导体物理

- 第一章 半导体中的电子状态
- 第二章 半导体中载流子的统计分布
- 第三章 半导体的导电性
- 第四章 非平衡载流子
- 第五章 金属和半导体的接触

第二部分：p-n结

第三部分：双极晶体管

第四部分：金属-氧化物-半导体场效应晶体管

第四部分

金属-氧化物-半导体场效应晶体管

Metal **O**xide **S**emiconductor
Field-**E**ffect **T**ransistor

(**MOSFET**)

FET { **IGFET** (**I**nsulated-**G**ate **FET**) { **MOSFET**
Heterojunction FET
MESFET (**M**etal **S**emiconductor **FET**)
JFET (**J**unction **FET**)

第1章 MOS结构基础


第2章 MOS器件基础

第3章 非理想MOS结构


第4章 现代MOS器件结构

第1章 MOS结构基础

1.1 理想MOS结构的定义



两端MOS结构



理想MOS结构具有如下特点：

- 金属与半导体之间的功函数差为零
- 氧化层内没有任何电荷
- 氧化层与半导体界面不存在任何界面态

1.2 静电特性-定性描述

在MOS结构两端施加外加偏压，可以在**半导体表面产生空间电荷区**。**理想**MOS结构中半导体表面的空间电荷区**完全**由外加电压产生。


半导体表面空间电荷区的形成是由于**载流子的过剩或缺**造成的，空间电荷区的性质取决于哪一种电荷起主导作用。根据偏压的极性和大小，表面空间电荷区分为积累层、耗尽层和反型层三种情况。

在MOS器件中，最感兴趣的是耗尽层和反型层。

1.2.1 两端MOS结构与平板电容

两端MOS结构的物理性质可以借助简单的平行板电容器加以解释和理解。

当在平行板电容器两个金属极板上加电压后，会在两个极板上产生数值相等、符号相反的感生电荷。




任一极板上单位面积所带的电量 Q 和两极板间的电压 V 成正比，即 $C=Q/V$ ，式中 C 为平行板电容器单位面积的电容， $C=\epsilon_0 K_{ox}/d$

两端MOS结构也称为**两端MOS电容**：电容的一个极板是金属，另一个极板是半导体，中间的介质是 SiO_2

当给两端MOS结构加上偏压后，也会在两个极板上产生数值相等、符号相反的感生电荷。但是，与普通平板电容不同的是，在MOS结构中，**电荷在电容两个极板上的分布不同。**

在**金属**中，感应电荷分布在**金属表面一个原子层的厚度内**。



在**半导体**内，电荷分布在**具有一定厚度的表面层**中。这个带电的表面层称为**空间电荷区**。


若半导体表面单位面积的电荷为 Q_S ，金属一侧的为 Q_G ，氧化层两端的电压为 φ_{ox} ，半导体空间电荷区两端的电压为 φ_s ，则：

$$Q_G + Q_S = 0, \quad V_G = \varphi_{ox} + \varphi_s = -Q_S / C_{ox} + \varphi_s$$

式中 $\varphi_{ox} = -Q_S / C_{ox}$, $C_{ox} = \epsilon_0 K_{ox} / t_{ox}$

1.2.2 MOS结构的能带图

MOS结构的物理性质可以借助能带图解释和理解。



理想MOS结构在外加偏压为零时的能带图

理想MOS结构：

- $\Phi_M = \Phi_S$
- 氧化层电荷 $Q_{\text{ox}} = 0$
- 界面态 $D_{\text{it}} = 0$

$V_G = 0$ 时，理想MOS结构中，半导体表面没有能带弯曲，处于**平带**。

有外加偏压时，半导体表面存在一个空间电荷区，空间电荷区内能带弯曲。

用**表面势**表征能带弯曲的程度。**表面势**是半导体表面相对于体内的静电势。

静电势定义为


$$\phi(x) = [E_{i, \text{中性区}} - E_i(x)] / q$$

则表面势 $\phi_s = \phi(x=0)$

半导体体内的**费米势**定义为

$$\phi_F = \frac{kT}{q} \ln \left(\frac{N_B}{n_i} \right)$$

式中 N_B 为半导体的掺杂浓度。





有外加偏压时，半导体一侧分为两个区域：位于表面的空间电荷区，以及体内中性区。


表面空间电荷区的载流子浓度为

$$n(x) = n_0 \exp\left(\frac{q\phi(x)}{kT}\right)$$

$$p(x) = p_0 \exp\left(-\frac{q\phi(x)}{kT}\right)$$




随着 ϕ_s 的增加，表面空穴浓度 p_s 减小，电子浓度 n_s 增加。当 n_s 增加到 N_A 时，表面空间电荷区的性质将发生大的变化：由耗尽进入反型。



$\phi_s = 0$	平带
$\phi_F < \phi_s \leq 2\phi_F$	表面耗尽
$\phi_s > 2\phi_F$	强反型

1.3 空间电荷区静电特性的定量计算

1.3.1 精确解 (以p型衬底为例)



$$x \geq 0: \frac{d\mathcal{E}(x)}{dx} = \frac{q}{\varepsilon_0 K_s} (p(x) - n(x) - N_A)$$

式中 $p(x) = p_0 \exp(-\frac{\phi(x)}{\phi_t})$, $n(x) = n_0 \exp(\frac{\phi(x)}{\phi_t})$ $\phi_t = kT/q$
为热电势

代入泊松方程求解可得:

$$\mathcal{E}(x) = \text{sgn}(\phi_s) \sqrt{\frac{2qN_A}{\varepsilon_0 K_s}} \left(\phi_t \left(e^{-\phi(x)/\phi_t} - 1 \right) + \phi_t e^{-2\phi_F/\phi_t} \left(e^{\phi(x)/\phi_t} - 1 \right) + \underline{\phi(x)} \right)^{1/2}$$

$$\because \varepsilon_0 K_s \mathcal{E}(0) = -Q_s \quad (\mathbf{Q=CV=\varepsilon V/d=\varepsilon E})$$

$$\therefore Q_s = -\text{sgn}(\phi_s) \sqrt{2q\varepsilon_0 K_s N_A} \left(\phi_t \left(e^{-\phi_s/\phi_t} - 1 \right) + \phi_t e^{-2\phi_F/\phi_t} \left(e^{\phi_s/\phi_t} - 1 \right) + \underline{\phi_s} \right)^{1/2}$$

反型层电荷 $Q_{inv} = -q \int_0^{x_i} (n(x) - n_0) dx = -q \frac{n_i^2}{N_A} \int_0^{\phi_s} \frac{e^{\phi/\phi_t} - 1}{\mathcal{E}} d\phi$


耗尽层电荷 $Q_{dep} = -q \int_0^W (N_A - p(x)) dx = -q N_A \int_0^{\phi_s} \frac{1 - e^{-\phi/\phi_t}}{\mathcal{E}} d\phi$

$$\because \mathcal{E}(x) = -\frac{d\phi(x)}{dx}$$


$$\therefore x = - \int_{\phi_s}^{\phi(x)} \frac{d\phi(x)}{\mathcal{E}(x)}$$

对于给定的表面势，数值求解左式，可以得到半导体表面空间电荷区内静电势随x的变化关系。

表面势与栅压的关系为 $V_G = -Q_s/C_{ox} + \phi_s$ ，这是一个超越方程，需要数值求解。



数值求解得到的p型硅衬底理想MOS结构
表面势和表面电荷随栅电压的变化曲线



p型硅MOS结构中反型层电子浓度随离表面距离的变化

1.3.2 Delta-耗尽层模型 (以p型衬底为例)

假设:

- 1) 当表面势 $0 < \phi_s \leq 2\phi_F$ 时, 表面处于耗尽状态。在耗尽区中, $n=p=0$, 耗尽层近似成立;
- 2) 当表面势 $\phi_s \geq 2\phi_F$ 后, 表面开始强反型, 表面强反型后, 表面势不再随栅压变化, 耗尽层宽度和耗尽层电荷也维持不变, 只是反型层载流子浓度随栅压的增加而指数增加;
- 3) 反型层位于半导体表面, 其厚度可以忽略。

由Delta-耗尽层模型，可得：

➤ **表面耗尽时：**

$$Q_s \approx Q_{dep} = -qN_A W = -qN_A \sqrt{\frac{2\varepsilon_0 K_s}{qN_A}} \phi_s$$

$$V_G = -Q_s / C_{ox} + \phi_s$$

由上式可求得 $\phi_s = \left(\sqrt{\gamma^2 / 4 + V_G} - \gamma / 2 \right)^2$ 式中 $\gamma = \frac{\sqrt{2\varepsilon_0 K_s q N_A}}{C_{ox}}$

➤ **表面强反型后：**

表面势 $\phi_s \approx 2\phi_F$

耗尽层宽度 $W = \sqrt{\frac{2\varepsilon_0 K_s}{qN_A}} 2\phi_F \equiv W_T$

单位面积的耗尽层电荷 $Q_{dep} = -qN_A W_T \equiv Q_{dmax}$

单位面积反型层电荷 $Q_{inv} = Q_s - Q_{dmax}$

表面强反型后,





$$V_G = -Q_S / C_{ox} + 2\phi_F = -(Q_{inv} + Q_{dmax}) / C_{ox} + 2\phi_F$$

由上式可得反型层电荷


$$\begin{aligned} Q_{inv} &= -C_{ox} \left(V_G - 2\phi_F - \sqrt{4q\epsilon_0 K_s N_A \phi_F} / C_{ox} \right) \\ &= -C_{ox} (V_G - V_T) \end{aligned}$$

式中 V_T 为p型硅衬底理想MOS结构的阈值电压,

$$V_T = 2\phi_F + \frac{\sqrt{4q\epsilon_0 K_s N_A \phi_F}}{C_{ox}}$$






p型硅衬底mos结构电荷、电场、电势和能带图。



$$Q_{inv} = -C_{ox}(V_G - V_T)$$

$$W_T = \sqrt{\frac{2\epsilon_0 K_s}{qN_A}} 2\phi_F$$



实际MOS结构中存在各种非理想因素，如栅金属-半导体之间有功函数差、栅氧化层中以及栅氧化层-半导体界面存在各种电荷。这些**非理想因素会导致在栅压为零时半导体表面能带弯曲**。

各种非理想因素对理想MOS结构的影响通常用**平带电压 V_{FB}** 表示。 V_{FB} 定义为：使能带恢复到**平直状态**所需要的外加栅电压。

计入平带电压后，实际MOS电容的阈值电压为：

p型衬底：
$$V_T = V_{FB} + 2\phi_F + \sqrt{4q\varepsilon_0 K_s N_A \phi_F} / C_{ox}$$

n型衬底：
$$V_T = V_{FB} - 2\phi_F - \sqrt{4q\varepsilon_0 K_s N_D \phi_F} / C_{ox}$$

第2章 MOS器件基础

2.1 MOSFET的结构和工作原理

2.2 长沟道MOSFET的基本特性

2.2.1 理想MOSFET的定义

2.2.2 理想MOSFET的反型层电荷和阈值电压

2.2.3 理想MOSFET的直流I-V特性

2.2.4 理想MOSFET的电荷-电压特性

2.2.5 理想MOSFET的频率特性

2.2.6 非理想效应——几个重要的二级效应

源、漏之间的区域是沟道区：其长度为L, 宽度为W。

栅电极板

Al 栅、硅栅（重掺杂的多晶硅）

Polycide（多晶硅/难融金属硅化物）

金属栅

源电极（欧姆接触）：金属或难融金属硅化物

漏电极（欧姆接触）：金属或难融金属硅化物

栅氧化层


场氧化层

源pn结



漏pn结

p-Si衬底

体电极（欧姆接触）



2.1.2 器件版图和结构参数



**沟道长度L为器件的特征尺寸，
沟道宽度W的变化范围很大。**

结构参数：

沟道长度 L

沟道宽度W

栅氧化层厚度 t_{ox}

衬底掺杂浓度 N_A

源/漏pn结结深 r_j

$$t_{ox} \approx (1/25 \sim 1/50)L$$

$$N_A = (10^{15} \sim 10^{18}) cm^{-3}$$

$$r_j = (0.1 \sim 1) \mu m$$

2.1.3 端电压和端电流的定义

- MOSFET是一个**四端器件**：栅、源、漏和体端。

- 正常工作时，源pn结和漏pn结均处于反偏。



- 在直流工作时， $I_D = -I_S$ 、 $I_B = 0$ 、 $I_G = 0$ 。

- 所有的端电压对漏极电流都有影响。

- 通常以源端为电压参考点。

$$I_D = f(V_{GS}, V_{DS}, V_{BS})$$

- 不做特别说明时，源和衬底是短接在一起的。



2.1.4 MOSFET的分类

●按照沟道类型分类




- ✓ **nMOS**: 衬底为p型, 源/漏区为重掺杂的n型区, 沟道载流子为电子。
- ✓ **pMOS**: 衬底为n型, 源/漏区为重掺杂的p型区, 沟道载流子为空穴。

●按照工作模式分类




- ✓ **增强型**: 零栅压时不存在导电沟道。
- ✓ **耗尽型**: 零栅压时存在导电沟道。

MOSFET共有4种类型: **nMOS增强型**、**nMOS耗尽型**, **pMOS增强型**、**pMOS耗尽型**。


nMOS增强型



pMOS增强型




若不标出衬底端B，则表示源极与衬底电极短接或衬底对器件工作的影响不重要。



CMOS: Complementary MOS

2.1.5 工作机理的定性分析

- 若 $V_G < V_T$ ，则沟道处于耗尽状态，漏极电流 $I_D \approx 0$ ；
- 若 $V_G > V_T$ ，则沟道强反型，反型层把源区和漏区连通，这时若 $V_D > 0$ ，则漏极电流 $I_D \neq 0$ 。
- 以这种方式，MOSFET实现开关功能。







沟道反型后，栅压越高，反型层的导电能力越大；在合适的偏置下， I_D 与漏极电压 V_D 无关，以这种方式，MOSFET可以实现放大功能。


MOSFET的工作原理：

施加栅压 V_G 在沟道区形成反型层，施加漏压 V_D 使反型层载流子从源到漏运动而形成漏极电流 I_D 。

1) 栅极偏置电压 V_G 的作用 ($V_S=V_B=V_D=0$)




栅压使沟道区能带在x方向弯曲, 在半导体表面形成空间电荷区




在如上图所示的偏置下，
半导体表面处于平衡态，
器件可等效为一个MOS
电容。

与两端MOS电容不同的是，
 n^+ 区提供反型层载
流子。



2) 漏极偏置电压 V_D 的作用 ($V_S=V_B=0$)

沟道反型后, 施加漏压会导致沟道区能带沿沟道y方向发生弯曲, 半导体表面处于非平衡态; 栅下的电场也变成二维。



沟道区多子的准费米能级与体内相同, 而由于漏压引起的少子的准费米能级从源到漏降低。

沟道方向的电子电流:

$$j_{ny} = \mu_n n \frac{dE_{Fn}}{dy} \neq 0$$

沟道方向的空穴电流:

$$j_{py} = \mu_p p \frac{dE_{Fp}}{dy} = 0$$

$$\frac{\partial \mathcal{E}_x(x, y)}{\partial x} + \frac{\partial \mathcal{E}_y(x, y)}{\partial y} = \frac{\rho(x, y)}{\epsilon_0 K_s}$$

沿沟道方向任意y点, 少子的准费米能级与多子的准费米能级的差值定义为**沟道电势**, 用 V_{CS} 表示。



$$qV_{CS}(y) = E_{Fp} - E_{Fn}(y)$$

在 $V_{SB}=0$ 时,

$$V_{CS}(y=0)=0$$


$$V_{CS}(y=L)=V_{DS}$$

因此, 在表征MOSFET的表面空间电荷区时, 需要两个参量: 一个是表面势, 另一个是沟道电势。



在沟道反型后, 施加漏压会导致:

- 反型层载流子从源到漏流动, 形成漏极电流 I_D 。
- 反型层与体内多子不再有统一的费米能级, 半导体表面处于非平衡态。
- 沟道区的电场是二维的。
- 反型层厚度从源到漏逐渐减弱, 而耗尽层从源到漏逐渐展宽。




2.2 长沟道MOSFET的基本特性

2.2.1 理想MOSFET的定义

理想MOSFET满足如下条件：

- 衬底均匀掺杂, MOS结构是理想的(各种非理想因素用平带电压 V_{FB} 表示)。
- 反型层载流子的运动是一维的。
- 忽略载流子的复合与产生, 这样直流时 $\nabla \cdot J = 0$
- 忽略pn结的反向泄漏电流和源漏区的体电阻。
- 载流子的迁移率为常数。
- 缓变沟道近似成立。



缓变沟道近似(Gradual Channel Approximation, 简称GCA)

缓变沟道近似假设：沟道内平行于沟道方向的电场的变化远小于垂直于沟道方向的电场的变化，即

$$\frac{\partial \mathcal{E}_x(x, y)}{\partial x} \gg \frac{\partial \mathcal{E}_y(x, y)}{\partial y}$$

在这种情况下,沟道区的泊松方程由二维退变为一维:

$$\frac{\partial \mathcal{E}_x(x, y)}{\partial x} \approx \frac{\rho(x, y)}{\varepsilon_0 K_s}$$

GCA认为MOSFET可以分解成两个一维结构：垂直于沟道方向的电场由栅压 V_G 控制，而平行于沟道方向的电场由漏电压 V_D 控制，这两个电场近似独立，没有强的相互作用。沟道区的反型层和耗尽层电荷都是栅压产生的，漏压仅使反型层载流子从源到漏运动。

缓变沟道近似的有效性取决于沟道的长度和所加的漏电压的大小。使其成立的最小的沟道长度和最大的漏电压由栅氧的厚度、衬底的掺杂浓度和源漏pn结的结深决定。

为了使GCA成立, 通常在MOSFET的设计中, 应使 $L \gg t_{ox}$ 。

长沟道器件是指器件的沟道长度远大于源pn结和漏pn结耗尽区宽度之和。在长沟道器件中, 如果 $L \gg t_{ox}$, 则GCA在沟道大部分区域是成立的。

长沟道不是一个几何概念, 是一个“电学”概念。

2.2.2 理想MOSFET的反型层电荷密度和阈值电压

根据GCA, 沟道区的泊松方程为

$$\frac{d^2 \mathcal{E}_x(x, y)}{dx^2} = \frac{1}{\varepsilon_0 K_s} q(p(x, y) - n(x, y) - N_A)$$

式中 $p(x, y) = p_0 \exp(-\frac{\phi(x, y)}{\phi_t})$, $n(x, y) = n_0 \exp(\frac{\phi(x, y) - V_{CS}(y)}{\phi_t})$

$$p_0 - n_0 \exp(-V_{CS}/\phi_t) = N_A \quad \phi_t = kT/q$$

求解泊松方程可得半导体表面(x=0)处的电荷密度:

$$Q_s(y) = -\sqrt{2q\varepsilon_0 K_s} \left[p_0 \phi_t \left(e^{-\phi_s(y)/\phi_t} - 1 \right) + N_A \phi + n_0 \phi_t e^{-V_{CS}(y)/\phi_t} \left(e^{\phi_s(y)/\phi_t} - 1 \right) \right]^{1/2}$$

当 $\phi_s \gg \phi_t$ 时, Q_s 可以简化为:

$$Q_s(y) \approx -\sqrt{2q\varepsilon_0 K_s N_A} \left[\phi_s(y) + \phi_t \exp\left(\frac{\phi_s(y) - 2\phi_F - V_{CS}(y)}{\phi_t}\right) \right]^{1/2}$$

$$\because Q_s(y) = Q_{inv}(y) + Q_{dep}(y)$$

$$\therefore Q_{inv}(y) = -\sqrt{2q\epsilon_0 K_s N_A} \left[\phi_s(y) + \phi_t \exp\left(\frac{\phi_s(y) - 2\phi_F - V_{CS}(y)}{\phi_t}\right) \right]^{1/2} - Q_{dep}(y)$$

$$\because V_{GS} = -Q_s(y)/C_{ox} + \phi_s(y)$$

$$\therefore V_{GS} = \phi_s(y) + \gamma \left[\phi_s(y) + \phi_t \exp\left(\frac{\phi_s(y) - 2\phi_F - V_{CS}(y)}{\phi_t}\right) \right]^{1/2}$$

$$\gamma = \sqrt{2\epsilon_0 K_s q N_A} / C_{ox}$$

通常希望把 Q_{inv} 表示成端电压的直接函数：

$$\because V_{GS} = -\frac{Q_s(y)}{C_{ox}} + \phi_s(y) = -\frac{Q_{inv}(y) + Q_{dep}(y)}{C_{ox}} + \phi_s(y)$$

$$\therefore Q_{inv}(y) = -C_{ox}(V_{GS} - \phi_s(y)) - Q_{dep}(y)$$

电荷薄层模型：假设表面势全部降落在耗尽层上。
则此时耗尽层电荷密度 Q_{dep} 为：

$$Q_{dep}(y) = -qN_A W_{dep} = -qN_A \sqrt{\frac{2\varepsilon_0 K_s}{qN_A} \phi_s(y)} = -\sqrt{2q\varepsilon_0 K_s N_A \phi_s(y)}$$

由此可得反型层电荷密度 Q_{inv} 为：

$$\begin{aligned} Q_{inv}(y) &= -C_{ox}(V_{GS} - \phi_s(y)) + \sqrt{2q\varepsilon_0 K_s N_A \phi_s(y)} \\ &= -C_{ox}(V_{GS} - \phi_s(y) - \gamma \sqrt{\phi_s(y)}) \end{aligned}$$



表面势与栅压的关系由下式决定：

$$V_{GS} = \phi_s(y) + \gamma \left[\phi_s(y) + \phi_t \exp\left(\frac{\phi_s(y) - 2\phi_F - V_{CS}(y)}{\phi_t}\right) \right]^{1/2}$$

上式也可改写为：

$$\phi_s(y) = V_{CS}(y) + 2\phi_F + \frac{kT}{q} \ln \left\{ \frac{q}{kT} \left[\frac{(V_{GS} - \phi_s(y))^2}{\gamma^2} - \phi_s(y) \right] \right\}$$

$$\phi_s(y) = V_{CS}(y) + 2\phi_F + \frac{kT}{q} \ln \left\{ \frac{q}{kT} \left[\frac{(V_{GS} - \phi_s(y))^2}{\gamma^2} - \phi_s(y) \right] \right\}$$



强反型时,

$$\phi_s(y) \approx 2\phi_F + V_{CS}(y)$$

沟道强反型后, 施加漏压将会导致反型层从源到漏反型程度逐渐减弱而耗尽层逐渐展宽。

沟道中任意一点y处开始强反型时:

$$\begin{cases} \phi_s(y) \approx 2\phi_F + V_{CS}(y) \\ V_{GS} \approx 2\phi_F + V_{CS}(y) + \gamma \sqrt{2\phi_F + V_{CS}(y)} \end{cases}$$

使沟道源端开始强反型时所需的栅源电压 V_{GS} 定义为MOSFET的阈值电压, 在源体短接时:

nMOS的阈值电压 $V_T = V_{FB} + 2\phi_F + \frac{\sqrt{2q\epsilon_0 K_s N_A (2\phi_F)}}{C_{ox}}$

pMOS的阈值电压 $V_T = V_{FB} - 2\phi_F - \frac{\sqrt{2q\epsilon_0 K_s N_D (2\phi_F)}}{C_{ox}}$

2.2.3 理想MOSFET的直流I-V特性

1) 基本方程

$$j_n(x, y) = j_{ny}(x, y) = \mu_n n(x, y) \frac{dE_{Fn}}{dy} = -q\mu_n n(x, y) \frac{dV_{CS}}{dy} \quad (\because E_{Fn} = E_{Fp} - qV_{CS})$$

$$\iint J_{ny}(x, y) dx dz = -\mu_n \frac{dV_{CS}}{dy} \left(\int_0^W dz \right) \left(\int_0^{x_i} qn(x, y) dx \right)$$

$$I_D = W Q_{inv}(y) \mu_n \frac{dV_{CS}}{dy} \quad \text{式中} \quad Q_{inv}(y) = -\int_0^{x_i} qn(x, y) dx$$

$$\mu_n \frac{dV_{CS}}{dy} \equiv v$$

$$\rightarrow I_D = W Q_{inv}(y) v$$

$$\int_0^L I_D dy = \mu_n W \int_0^{V_{DS}} Q_{inv}(y) dV_{CS}$$

$$I_D = \mu_n \frac{W}{L} \int_0^{V_{DS}} Q_{inv}(y) dV_{CS}$$

$$I_D = \mu_n \frac{W}{L} \int_0^{V_{DS}} Q_{inv}(y) dV_{CS}$$

Use Charge sheet Approximation, et al.

Surface potential based approach

$$I_D = \mu_n \frac{W}{L} \int_{\phi_{s,S}}^{\phi_{s,D}} Q_{inv} \frac{dV_{CS}}{d\phi_s} d\phi_s$$

e.g. PSP, HiSIM

Charge based approach

$$I_D = \mu_n \frac{W}{L} \int_{Q_{inv,S}}^{Q_{inv,D}} Q_{inv} \frac{dV_{CS}}{dQ_{inv}} dQ_{inv}$$

e.g. EKV, BSIM5

Threshold voltage based approach

$$I_D = \mu_n \frac{W}{L} \int_0^{V_{DS}} Q_{inv} dV_{CS}$$

e.g. BSIM1-4

2) 平方率模型

(1) 电流-电压方程

● 假设表面处于强反型且 $\phi_s(y) = 2\phi_F + V_{CS}(y)$

$\therefore \frac{dV_{CS}}{dy} = \frac{d\phi_s}{dy} = -\mathcal{E}$ 所以此模型只考虑了漂移电流。


● 电荷薄层模型假设成立, 但忽略漏电压对栅下耗尽层电荷的影响, 即假设:

$$Q_{dep}(y) = -\sqrt{2\varepsilon_0 K_s q N_A (2\phi_F + V_{CS}(y))} \approx -\sqrt{2\varepsilon_0 K_s q N_A 2\phi_F}$$

$$\therefore Q_{inv}(y) = -C_{ox} (V_{GS} - V_T - V_{CS}(y))$$

$$\therefore I_D = \mu_n \frac{W}{L} \int_0^{V_{DS}} Q_{inv}(y) dV_{CS} = \mu_n C_{ox} \frac{W}{L} \left(V_{GS} - V_T - \frac{1}{2} V_{DS} \right) V_{DS}$$

- 电流随 V_{GS} 的增加而增加；
- V_{DS} 从零开始增大时，漏电流随 V_{DS} 线性增加；
当 $V_{DS} > (V_{GS} - V_T)/2$ 后，电流增加的斜率开始下降；
当 $V_{DS} = V_{GS} - V_T$ 时，电流达到极值。



- $V_{DS} > V_{GS} - V_T$ 后，电流随 V_{DS} 的增加而减小，这与实际情况不符合，即图中点化线部分没有意义。

电流达到峰值，电流公式为何会失效？

当 $V_{DS}=V_{GS}-V_T$ 时, 沟道漏端 $V_{CS}(L)=V_{GS}-V_T$, 沟道漏端的反型层电荷:

$$Q_{inv}(L)=-C_{ox}(V_{GS}-V_T-V_{CS}(L))=0$$


即在此条件下, **反型层在漏端消失了**, 这种现象称为**沟道被夹断 (pinch-off)** 了。

沟道被夹断意味着此时GCA失效, 所以推导的电流公式在 $V_{DS}>V_{GS}-V_T$ 后不成立。


电流峰值对应的 V_{DS} 称为**饱和电压**(用 V_{Dsat} 表示), 其对应的电流称为**饱和电流**(用 I_{Dsat} 表示):

$$V_{Dsat} = V_{GS} - V_T$$


$$I_{Dsat} = \mu_n C_{ox} \frac{W}{2L} (V_{GS} - V_T)^2$$




$V_D = 0$ 时, 沟道区电荷从源到漏是均匀分布。



随着 V_D 从0开始增加, 从源到漏反型层会逐渐减弱而耗尽层会逐渐展宽。



当 V_D 增加到 V_{Dsat} 时, 漏端的反型层消失, 沟道在漏端被夹断。




夹断后, 漏压再增加时, **夹断点会向源端移动**, 导电沟道和漏端分离, 它们之间存在一个耗尽区(称为**夹断区**), 所增加的漏压全部降落在夹断区上, 而源与夹断点之间的反型层上的电压仍保持为 V_{Dsat} 。

当MOSFET的沟道长度 L 远大于 ΔL 时, 漏极电流主要取决于源与夹断点之间的反型层载流子的运输, 受夹断区的影响很小。

设想有一个MOS器件处于夹断状态, 其沟道长度为 L' , 沟道两端的电压为 $V_{Dsat} = V_{GS} - V_T$, 则其电流为:

$$\begin{aligned} I_D &= \mu_n C_{ox} \frac{W}{2L'} (V_{GS} - V_T)^2 \\ &= \mu_n C_{ox} \frac{W}{2(L - \Delta L)} (V_{GS} - V_T)^2 \\ &= \mu_n C_{ox} \frac{W}{2L} (V_{GS} - V_T)^2 \times \frac{1}{1 - \Delta L/L} \\ &= \frac{I_{Dsat}}{1 - \Delta L/L} \end{aligned}$$



如果 $L \gg \Delta L$, 则 $I_D \approx I_{Dsat}$

因此, 夹断后, $I_D = I_{Dsat}$, 不再随 V_{DS} 变化, 我们说漏电流饱和了, 器件工作在饱和区。

MOSFET工作时, 并不要求整个沟道区都处于强反型。若一个MOSFET工作“在强反型区”, 则沟道至少要有一端处于强反型区。通常用源端的反型程度来表示MOSFET的强反型工作条件。

在MOSFET的结构中, 源和漏是对称的, 在设计和制造上没有区别, 源和漏是可以互换的。

**源和漏的定义取决于使用时所加的偏压:
对于nMOS, 漏极的电压高于源极的电压;
对于pMOS, 漏极的电压低于源极的电压。**

**源端提供载流子, 或者说源端给沟道注入载流子;
漏端收集载流子, 或者说载流子从漏极流出。**

(2)电流-电压特性

nMOSFET:

$$V_{GS} > V_T :$$


$$I_D = \begin{cases} \mu_n C_{ox} \frac{W}{L} \left(V_{GS} - V_T - \frac{1}{2} V_{DS} \right) V_{DS} & V_{DS} < V_{Dsat} \\ \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)^2 \equiv I_{Dsat} & V_{DS} \geq V_{Dsat} \end{cases}$$

$$V_{GS} \leq V_T : I_D = 0$$

式中 **W/L** 通常称为**沟道宽长比**, $\mu_n C_{ox}$ 为工艺参数,
 $V_{Dsat} = V_{GS} - V_T$ 为饱和电压, V_T 为阈值电压, 在 $V_{SB} = 0$ 时,
其值为 **$V_T = V_{FB} + 2\phi_F + (4q\epsilon_0 K_S N_A \phi_F)^{0.5} / C_{ox}$**

当 $V_{GS} \leq V_T$ 时, 平方率模型假设 **$I_D = 0$** , 此时我们说器件工作在**截止区**。

$I_D \sim V_{GS}$ 关系曲线称为MOSFET的**转移特性**，它反映了栅源电压 V_{GS} 对漏极电流 I_D 的控制能力。




根据所加 V_{GS} 的大小, MOSFET可工作在弱反型或强反型区, 当 $V_G \leq V_T$ 时, 沟道处于弱反型。当 $V_G > V_T$ 时, 沟道处于强反型。

平方率模型假设沟道处于弱反型时, $I_D=0$ 。

共源极连接时 $I_D \sim V_{DS}$ 曲线称为MOSFET的**输出特性**，反映了在栅压恒定时， I_D 随漏极电压 V_D 的变化规律。

根据所加的 V_{DS} 的大小，输出特性可以分成三个区域：**线性区**、**饱和区**、**击穿区**。

- $V_{DS} \leq V_{GS} - V_T$ 时，器件工作在线性区。在线性区，沟道从源到漏是连续的。
- $V_{DS} > V_{GS} - V_T$ 时，器件工作在饱和区。在饱和区，沟道在漏端被夹断，夹断点随 V_{DS} 增加向源端移动。
- 当 V_{DS} 远大于 $V_{GS} - V_T$ 时，器件进入击穿区，此时， I_D 随 V_{DS} 的增加而急剧增加。



在线性区, 如果 $V_{DS} \ll 2(V_{GS} - V_T)$, 则:

$$I_D = \mu_n C_{ox} \frac{W}{L} \left(V_{GS} - V_T - \frac{1}{2} V_{DS} \right) V_{DS} \approx \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T) V_{DS}$$

此时, 漏电流是 V_{DS} 的线性函数, 表明源漏之间的沟道可用一个线性电阻表示:

$$R_{on} \approx \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)}$$

因此, 在 $V_{DS} \ll 2(V_{GS} - V_T)$ 时 (称为深线性区), MOSFET可以作为一个由 $(V_{GS} - V_T)$ 控制的电阻。

在饱和区, V_{GS} 可以表示为电流 I_D 的函数:


$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)^2 \rightarrow V_{GS} = V_T + \sqrt{\frac{2I_D}{\mu_n C_{ox} \frac{W}{L}}}$$

此式说明, V_{GS} 由两部分构成, 一部分形成沟道, 另一部分支持所需要的电流。

因此 $V_{GS} - V_T = \sqrt{\frac{2I_D}{\mu_n C_{ox} \frac{W}{L}}}$ 也称为**过驱动电压**。

过驱动电压在数值上等于饱和电压。

工作在饱和区的MOSFET构成一个连接源和漏的栅控电流源。





nMOS工作在**线性区**的条件:

$$V_{DS} < V_{Dsat} = V_{GS} - V_T \text{ 或 } V_{GD} > V_T$$

nMOS工作在**饱和区**的条件:

$$V_{DS} > V_{Dsat} = V_{GS} - V_T \text{ 或 } V_{GD} < V_T$$

$V_{Dsat} = V_{GS} - V_T$ 是饱和区和线性区的分界点。



例题：一个 n^+ 多晶硅栅长沟道nMOSFET, $L=1\mu\text{m}$, $W=10\mu\text{m}$, $t_{\text{ox}}=15\text{nm}$, $N_A=10^{17}\text{cm}^{-3}$, $\mu_n=500\text{cm}^2/\text{V}\cdot\text{s}$, $V_T=0.56\text{V}$, $V_{\text{GS}}=2.5\text{V}$, $V_{\text{DS}}=1\text{V}$, $V_{\text{BS}}=0$ 。

计算：(1)沟道源端的反型层电荷密度 Q_{inv} ；(2)沟道漏端的反型层电荷密度 Q_{inv} ；(3)漏极电流 I_D 。

解答： $C_{\text{ox}}=\epsilon_0 K_{\text{ox}}/t_{\text{ox}}=2.3\times 10^{-7}(\text{F}/\text{cm}^2)$

$$(1) Q_{\text{inv}}(0)=-C_{\text{ox}}(V_{\text{GS}}-V_T)=-4.5\times 10^{-7}(\text{C}/\text{cm}^2)$$

(2)因为 $V_{\text{GS}}-V_T>V_{\text{DS}}$ ，所以器件工作在线性区

$$Q_{\text{inv}}(L)=-C_{\text{ox}}(V_{\text{GS}}-V_T-V_{\text{DS}})=-2.2\times 10^{-7}(\text{C}/\text{cm}^2)$$

$$(3) I_D=(W/L)\mu_n C_{\text{ox}}(V_{\text{GS}}-V_T-0.5V_{\text{DS}})V_{\text{DS}}=1.7(\text{mA})$$

当 $V_{\text{DS}}=4\text{V}$ 时，计算： $Q_{\text{inv}}(0)$ 、 $Q_{\text{inv}}(L)$ 、 I_D


(3)沟道电位、电场和电荷分布

$$\int_0^y I_D dy = \mu_n W \int_0^{V_{CS}} C_{ox} (V_{GS} - V_T - V_{CS}) dV_{CS}$$

$$I_D = \mu_n \frac{W}{y} C_{ox} \left[(V_{GS} - V_T) V_{CS} - \frac{1}{2} V_{CS}^2 \right]$$

$$V_{CS} = (V_{GS} - V_T) \left(1 - \sqrt{1 - \frac{2yI_D}{\mu_n C_{ox} W (V_{GS} - V_T)^2}} \right)$$

$$\mathcal{E}_y(y) = -\frac{dV_{CS}}{dy}$$



(4)载流子沟道渡越时间

沟道渡越时间：载流子越过沟道所需的平均时间

$$\tau_t = \int_0^L \frac{dy}{v} = \int_0^L \frac{W}{I_D} Q_{inv}(y) dy = \frac{1}{I_D} W \int_0^L Q_{inv}(y) dy = \frac{Q_I}{I_D}$$

在饱和区：





$$I_D = W Q_{inv}(y) \mu_n \frac{dV_{CS}}{dy}$$

$$Q_I = W \int_0^L Q_{inv}(y) dy = \frac{\bar{\mu}_n W^2}{I_D} \int_0^{V_{Dsat}} Q_{inv}^2 dV_{CS} = \frac{2}{3} W L C_{ox} (V_{GS} - V_T)$$



$$\tau_t = \frac{4}{3} \frac{L^2}{\mu_n (V_{GS} - V_T)} = \frac{4}{3} \tau_0$$

式中 $\tau_0 = \frac{L^2}{\mu_n (V_{GS} - V_T)}$

nMOSFET




pMOSFET



pMOSFET

$$V_{SG} > |V_T|:$$

$$I_D = \begin{cases} \mu_p C_{ox} \frac{W}{L} \left(V_{SG} - |V_T| - \frac{1}{2} V_{SD} \right) V_{SD} & V_{SD} \leq V_{Dsat} \\ \mu_p C_{ox} \frac{W}{2L} (V_{SG} - |V_T|)^2 & V_{SD} \geq V_{Dsat} \end{cases}$$





$$V_{SG} \leq |V_T|: I_D = 0$$

$$V_T = V_{FB} - 2\phi_F - \frac{\sqrt{4\epsilon_0 K_s q N_D \phi_F}}{C_{ox}} \quad (V_{BS} = 0)$$

$$V_{Dsat} = V_{SG} - |V_T|$$

$$\phi_F = \frac{kT}{q} \ln \left(\frac{N_D}{n_i} \right)$$



(5)对平方律模型的改进：平方根近似

$$Q_{inv}(y) = -C_{ox}(V_{GS} - \phi_s(y)) - Q_{dep}(y)$$

$$Q_{dep} = -qN_A W_{dep} = -\sqrt{2\varepsilon_0 K_s q N_A (2\phi_F + V_{CS})}$$

$$\sqrt{2\phi_F + V_{CS}} = \sqrt{2\phi_F} \sqrt{1 + \frac{V_{CS}}{2\phi_F}} \xrightarrow{V_{CS} \ll 2\phi_F} \approx \sqrt{2\phi_F} \left(1 + \frac{1}{2} \frac{V_{CS}}{2\phi_F} \right)$$

$$\rightarrow Q_{dep} = -\sqrt{2\varepsilon_0 K_s q N_A 2\phi_F} - C_{sT} V_{CS} \quad \text{式中 } C_{sT} = \sqrt{\frac{q\varepsilon_0 K_s N_A}{4\phi_F}}$$

$$\rightarrow Q_{inv}(y) = -C_{ox}(V_{GS} - V_T - mV_{CS})$$

式中 $m = 1 + C_{sT}/C_{ox}$, 称为**体电荷因子**

3) 其它模型

(1) Pao-Sah Exact Model

$$Q_{inv}(y) = -\int_0^{x_i} qn(x, y)dx = q \int_{\phi_s}^{\phi_F} \frac{N_A e^{(\phi - 2\phi_F - V_{CS})/\phi_t}}{E(\phi, V_{CS})} d\phi$$

(2) 薄层电荷模型

$$Q_{inv}(y) = -C_{ox} \left(V_{GS} - \phi_s(y) - \gamma \sqrt{\phi_s(y)} \right)$$

Pao-Sah Exact Model和薄层电荷模型对所有的工作区都有效, 不需要人为的分段, 优点是精确高, 但这两个计算复杂, 只能数值求解, 不适合于电路模拟。

Pao-Sah Model是衡量各种简化模型精确性的基准

**考试时间： 2023年6月25日
（周日） 15:00~17:30**

2.2.4 理想MOSFET的电荷-电压特性

在理想MOSFET中, 有两类存储电荷:

(1)源漏pn结之间的**沟道区存储的电荷**, 由反型层电荷 Q_{inv} 和耗尽层电荷 Q_{dep} 组成, 这些电荷称为**本征电荷**, 相应的电容称为**本征电容**。

(2)源衬pn结耗尽区电荷 q_{JSB} , 漏衬pn结的耗尽区电荷 q_{JDB} , 相应的电容就是pn结的势垒电容 C_{JSB} 和 C_{JDB} 。

器件的电荷存储效应决定了MOSFET的动态响应

1) 本征电荷

由于 Q_{inv} 和 Q_{dep} 是沟道位置 y 的函数, 因此本征电荷是分布电荷。通常将这些电荷集总化, 为此, 将 Q_{inv} 和 Q_{dep} 在整个沟道区积分, 得到总电荷。

耗尽层电荷 $Q_B = \int_0^W \int_0^L Q_{dep}(y) dy dz = W \int_0^L Q_{dep}(y) dy$

$$Q_{dep} = -qN_A W_{dep} = -qN_A \sqrt{\frac{2\varepsilon_0 K_s \phi_s}{qN_A}} = -\sqrt{2\varepsilon_0 K_s qN_A \phi_s}$$

$$\phi_s = \left(\sqrt{\gamma^2 / 4 + V_{GB}} - \gamma / 2 \right)^2 \quad \gamma = \sqrt{2\varepsilon_0 K_s qN_A} / C_{ox}$$

当 $V_{GS} < V_T$ 时, $Q_B = -WLC_{ox} \frac{\gamma^2}{2} \left(\sqrt{1 + 4V_{GB} / \gamma^2} - 1 \right)$

当 $V_{GS} > V_T$ 时, $Q_B = -WLC_{ox} \frac{\gamma^2}{2} \left(\sqrt{1 + 4(V_T - V_{BS}) / \gamma^2} - 1 \right)$

沟道区的耗尽层电荷取决于栅压的大小。

反型层电荷 $Q_I = \int_0^W \int_0^L Q_{inv}(y) dy dz = W \int_0^L Q_{inv}(y) dy$

$$Q_{inv}(y) = -C_{ox}(V_{GS} - V_T - V_{CS})$$


$$\because I_D = -W\mu_n Q_{inv}(y) \frac{dV_{CS}}{dy} \quad \therefore dy = -\frac{W\mu_n Q_{inv}(y)}{I_D} dV_{CS}$$

$$\begin{aligned} \therefore Q_I &= -\frac{W^2 \mu_n}{I_D} \int_0^{V_{DS}} [-C_{ox}(V_{GS} - V_T - V_{CS})]^2 dV_{CS} \\ &= \frac{1}{3} W^2 \mu_n C_{ox}^2 \frac{1}{I_D} [(V_{GD} - V_T)^3 - (V_{GS} - V_T)^3] \end{aligned}$$

在线性区:

$$Q_I = \frac{1}{3} WLC_{ox} \frac{(V_{GD} - V_T)^3 - (V_{GS} - V_T)^3}{(V_{GS} - V_T - 0.5V_{DS})V_{DS}}$$

在饱和区: $Q_I = -\frac{2}{3} WLC_{ox}(V_{GS} - V_T)$



当端电压随时间变化时，本征电荷会随端电压变化：

反型层电荷： $q_I(t) = f_I(v_{GS}(t), v_{DS}(t), v_{BS}(t))$

耗尽层电荷： $q_B(t) = f_B(v_{GS}(t), v_{DS}(t), v_{BS}(t))$

准静态近似： 假设端电压的变化足够慢，使器件内部按准静态工作，即**存储电荷能够跟得上端电压的变化**

根据准静态近似，在动态时，本征电荷与端电压之间的关系与直流时的相同：

在线性区： $q_I(t) = \frac{1}{3} W L C_{ox} \frac{(v_{GD}(t) - V_T)^3 - (v_{GS}(t) - V_T)^3}{(v_{GS}(t) - V_T - 0.5v_{DS}(t))v_{DS}(t)}$


在饱和区： $q_I(t) = -\frac{2}{3} W L C_{ox} (v_{GS}(t) - V_T)$

通常把本征电荷
分解为三个集总
电荷 q_D 、 q_S 和 q_B

$$q_D + q_S = q_I$$

$$q_S = W \int_0^L \left(1 - \frac{y}{L}\right) Q_{inv}(y) dy$$

$$q_D = W \int_0^L \frac{y}{L} Q_{inv}(y) dy$$



理想MOSFET的大信号等效电路

直流工作时, $I_D = f(V_{GS}, V_{DS}, V_{BS})$

动态工作时, $i_T(t) = f(v_{GS}(t), v_{DS}(t), v_{BS}(t))$

2) 本征电容

本征电容定义为端电压变化时引起的栅电荷的变化.

Meyer电容模型: 把本征电容分解为三个集总电容, 分别定义为

栅源电容 $C_{gsi} = \left. \frac{\partial q_G}{\partial V_{GS}} \right|_{V_{GD}, V_{GB}}$ 栅电荷 $q_G = -(q_I + q_B)$

栅漏电容 $C_{gdi} = \left. \frac{\partial q_G}{\partial V_{GD}} \right|_{V_{GS}, V_{GB}}$

栅体电容 $C_{gbi} = \left. \frac{\partial q_G}{\partial V_{GB}} \right|_{V_{GS}, V_{GD}}$

Meyer电容模型假设: 电容是互易的, 栅下的耗尽层电荷沿沟道方向为常数。

在线性区
$$C_{gsi} = \frac{1}{2} WLC_{ox} (V_{GS} - V_T) \frac{V_{GS} - V_T - \frac{2}{3} V_{DS}}{(V_{GS} - V_T - 0.5V_{DS})^2}$$




$$C_{gdi} = \frac{1}{2} WLC_{ox} (V_{GS} - V_T - V_{DS}) \frac{V_{GS} - V_T - \frac{1}{3} V_{DS}}{(V_{GS} - V_T - 0.5V_{DS})^2}$$

$$C_{gbi} = 0$$

在 V_D 非常小时, $C_{gsi}=C_{gdi}=0.5WLC_{ox}$

在饱和区 $C_{gsi}=(2/3)WLC_{ox}$, $C_{gdi}=0$, $C_{gbi}=0$

在耗尽区 $C_{gbi} = \frac{WLC_{ox}}{\sqrt{1 + 4V_{GB}/\gamma^2}}$, $C_{gsi} = 0$, $C_{gdi} = 0$



例题：一个 n^+ 多晶硅栅长沟道nMOSFET, $L=1\mu\text{m}$, $W=10\mu\text{m}$, $t_{\text{ox}}=15\text{nm}$, $N_A=10^{17}\text{cm}^{-3}$, $\mu_n=500\text{cm}^2/\text{V}\cdot\text{s}$, $V_T=0.56\text{V}$ 。计算工作在下列偏置点时的 C_{gsi} 和 C_{gdi} ：

(1) $V_{\text{GS}}=2.5\text{V}$, $V_{\text{DS}}=1.0\text{V}$, $V_{\text{BS}}=0$;

(2) $V_{\text{GS}}=2.5\text{V}$, $V_{\text{DS}}=4.0\text{V}$, $V_{\text{BS}}=0$

解答： (1)因为 $V_{\text{GS}}-V_T > V_{\text{DS}}$ ，所以器件工作在线性区

$$C_{\text{gsi}} = \frac{1}{2} W L C_{\text{ox}} (V_{\text{GS}} - V_T) \frac{V_{\text{GS}} - V_T - \frac{2}{3} V_{\text{DS}}}{(V_{\text{GS}} - V_T - 0.5 V_{\text{DS}})^2} = 14 \text{ fF}$$

$$C_{\text{gdi}} = \frac{1}{2} W L C_{\text{ox}} (V_{\text{GS}} - V_T - V_{\text{DS}}) \frac{V_{\text{GS}} - V_T - \frac{1}{3} V_{\text{DS}}}{(V_{\text{GS}} - V_T - 0.5 V_{\text{DS}})^2} = 8.8 \text{ fF}$$

(2)因为 $V_{\text{GS}}-V_T < V_{\text{DS}}$ ，所以器件工作在饱和区

$$C_{\text{gsi}} = (2/3) W L C_{\text{ox}} = 15 \text{ fF}, \quad C_{\text{gdi}} = 0$$

3) 非本征电容

● 栅覆盖电容

栅源覆盖电容 C_{gso}

栅漏覆盖电容 C_{gdo}

栅体覆盖电容 C_{gbo}



计入栅覆盖电容的影响后：

$$C_{gs} = C_{gsi} + C_{gso}$$

$$C_{gd} = C_{gdi} + C_{gdo}$$

$$C_{gb} = C_{gbi} + C_{gbo}$$

● 源、漏pn结电容



2.2.5 理想MOSFET的频率响应

端电压随时间变化时器件的响应叫器件的动态响应。


当外加电压变化的幅度很小时, 对应的动态响应为小信号响应（也称为频率响应）。

当外加电压变化的幅度很大时, 称为大信号模型(瞬态响应)。

器件的电荷存储效应决定了MOSFET的动态响应。

1) 小信号参数和等效电路

频率响应是MOSFET对交流小信号的放大能力。在小信号工作时, 需要给器件施加一定的直流电压 (称为“偏置”或工作点) 以保证其工作在饱和区, 而交流小信号是叠加在直流偏置上的。



小信号工作时:

$$i_D(t) \approx I_D(V_{GS}, V_{DS}, V_{BS}) + i_d(V_{GS}, V_{DS}, V_{BS}, v_{gs}, v_{ds}, v_{bs})$$

当端电压变化足够慢，以致于电荷存储效应可以忽略时，把 i_D 在直流工作点做泰勒级数展开，并忽略高次项，可以得到：

$$i_D(t) = I_D(V_{GS}, V_{DS}, V_{BS}) + \left(\frac{\partial I_D}{\partial V_{GS}} \right)_{V_{DS}, V_{BS}} v_{gs} + \left(\frac{\partial I_D}{\partial V_{DS}} \right)_{V_{GS}, V_{BS}} v_{ds} + \left(\frac{\partial I_D}{\partial V_{BS}} \right)_{V_{GS}, V_{DS}} v_{bs}$$

$$i_D(t) \approx I_D(V_{GS}, V_{DS}, V_{BS}) + i_d(V_{GS}, V_{DS}, V_{BS}, v_{gs}, v_{ds}, v_{bs})$$

则电流的交流分量为：

$$i_d(t) = \left(\frac{\partial I_D}{\partial V_{GS}} \right)_{V_{DS}, V_{BS}} v_{gs} + \left(\frac{\partial I_D}{\partial V_{DS}} \right)_{V_{GS}, V_{BS}} v_{ds} + \left(\frac{\partial I_D}{\partial V_{BS}} \right)_{V_{GS}, V_{DS}} v_{bs}$$

定义 $g_m = \left. \frac{\partial I_D}{\partial V_{GS}} \right|_{V_{DS}, V_{BS}}$ $g_{ds} = \left. \frac{\partial I_D}{\partial V_{DS}} \right|_{V_{GS}, V_{BS}}$ $g_{mb} = \left. \frac{\partial I_D}{\partial V_{BS}} \right|_{V_{GS}, V_{DS}}$

g_m 称为小信号栅跨导, g_{ds} 称为小信号漏电导, g_{mb} 称为小信号衬底跨导。则漏极交流电流可表示为:

$$i_d(t) = g_m v_{gs} + g_{ds} v_{ds} + g_{mb} v_{bs}$$

栅跨导是MOSFET转移特性曲线的斜率, g_m 反映了 V_{GS} 对漏极电流 I_D 的控制能力。

漏电导是MOSFET输出特性曲线的斜率, g_{ds} 反映了漏极电流 I_D 随 V_{DS} 的变化而变化的情况。

衬底跨导 g_{mb} 反映了漏极电流 I_D 随衬底偏压 V_{BS} 的变化而变化的情况。

应用平方率模型可得：

$$g_m = \left. \frac{\partial I_D}{\partial V_{GS}} \right|_{V_{DS}, V_{BS}} = \begin{cases} \mu_n C_{ox} \frac{W}{L} V_{DS} & \text{线性区} \\ \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T) = \sqrt{2\mu_n C_{ox} \frac{W}{L} I_D} = \frac{2I_D}{V_{GS} - V_T} & \text{饱和区} \end{cases}$$

$$g_{mb} = \left. \frac{\partial I_D}{\partial V_{BS}} \right|_{V_{GS}, V_{DS}} = \begin{cases} \mu_n C_{ox} \frac{W}{L} V_{DS} \left(-\frac{\partial V_T}{\partial V_{BS}} \right) & \text{线性区} \\ \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T) \left(-\frac{\partial V_T}{\partial V_{BS}} \right) & \text{饱和区} \end{cases}$$





$$\frac{\partial V_T}{\partial V_{BS}} = \frac{-\gamma}{2\sqrt{2\phi_F + V_{SB}}}$$

$$g_{mb} = g_m \frac{\gamma}{2\sqrt{2\phi_F + V_{SB}}}$$




$$g_{ds} = \left. \frac{\partial I_{DS}}{\partial V_{DS}} \right|_{V_{GS}, V_{BS}} = \begin{cases} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T - V_{DS}) & \text{线性区} \\ 0 & \text{饱和区} \end{cases}$$

$$g_{mb} \approx 0.25g_m$$

理想MOSFET的小信号参数理论曲线





**理想MOSFET
工作在饱和区
时, $g_{ds}=0$**




理想MOSFET饱和区跨导随过驱动电压和漏电流的变化曲线

nMOS小信号低频等效电路

小信号工作时，
端电压幅度的微小变化与所引起的微小电流变化之间的关系是线性关系。当用线性电路来表示它们之间的关系时，这些电路称为小信号电路。





nMOS小信号等效电路

小信号等效电路中各元件的数值由器件的直流偏置决定, 若直流偏置改变, 元件的数值随之改变。

小信号等效电路不仅为计算器件的特性提供了一种简便的方法, 更重要的是可以帮助人们判断器件性能是否满足需求。

应该清楚每一个元件值随偏置和温度是如何变化的。


2) 本征截止频率

使共源级输出短路电流增益（源漏电流与栅电流的比值）为1时的频率称为**本征截止频率**。

$$i_g \approx j\omega(C_{gs} + C_{gd})v_{gs}$$

$$i_d = g_m v_{gs}$$

$$\frac{i_d}{i_g} = \frac{g_m}{j\omega(C_{gs} + C_{gd})}$$



可以看出，随着输入信号频率 ω 的增加，电流比值的幅度下降，相移增加。令电流比值幅度为1，可求得本征截止频率为：

$$f_T = \frac{g_m}{2\pi(C_{gs} + C_{gd})}$$


当器件工作在饱和区时, $C_{gsi} = (2/3)WLC_{ox}$, $C_{gdi} = 0$,
 $g_m = \mu_n C_{ox} (W/L) (V_{GS} - V_T)$, 因此:

$$f_T = \frac{1}{2\pi} \frac{3}{2} \frac{\mu_n (V_{GS} - V_T)}{L^2}$$

提高截止频率的方法:

- 1) 减小沟道长度;**
- 2) 提高载流子迁移率;**
- 3) 在结构和工艺上尽量减小寄生电容;**

$$f_T = \frac{g_m}{2\pi C_{in}}$$



把本征截止频率的表示式改写为：


$$f_T = \frac{1}{2\pi (C_{gs} + C_{gd}) / g_m} = \frac{1}{2\pi \tau_d}$$

式中 τ_d 称为**沟道载流子的延迟时间**。

当器件工作在饱和区时


$$\tau_d = \frac{2}{3} \frac{L^2}{\mu_n (V_{GS} - V_T)} = \frac{2}{3} \tau_0$$

3) 准静态模型的局限性



实际器件中，载流子从源到漏的输运需要一定的时间，因而栅信号变化时，漏极并不能立即产生输出。

电流和电荷对端电压的响应存在固有延迟，准静态模型不考虑此延迟。




2.2.6 非理想效应——几个重要的二级效应

- 1) 沟道长度调制效应**
- 2) 体效应（衬偏效应）**
- 3) 亚阈值电流**

1) 沟道长度调制效应


(Channel-Length-Modulation Effect, CLM)

在饱和区, 随着 V_{DS} 的增加夹断点向源端移动, 导电沟道长度 L' 随漏压的增加而减小, 这种现象称为**沟道长度调制效应**。



$$I_D = \mu_n C_{ox} \frac{W}{2L'} (V_{GS} - V_T)^2$$

考虑到此效应后, 在饱和区, I_D 会随 V_D 的增加而增加。



$$V_{DS} \uparrow \rightarrow \Delta L \uparrow \rightarrow I_D = \frac{I_{Dsat}}{1 - \Delta L/L} \uparrow$$

对于一个精心设计的MOS器件, 有 $\Delta L \ll L$, 因此:

$$I_D = \frac{I_{Dsat}}{1 - \Delta L/L} \approx I_{Dsat} \times \left(1 + \frac{\Delta L}{L}\right)$$

假设 ΔL 与 V_{DS} 成正比, 即 $\Delta L = \lambda' V_{DS}$, 其中 λ' 是一个与 L 无关工艺参数, 量纲为 $\mu\text{m}/\text{V}$ 。


定义 $\lambda = \lambda'/L$, λ 称为**沟道长度调制系数**。对于给定的工艺, λ 与沟道长度成反比, 沟道越长, λ 越小。


考虑到沟道长度调制效应后, 饱和区:

电流 $I_D = I_{Dsat}(1 + \lambda V_{DS})$

漏电导 $g_{ds} = \lambda I_{Dsat}$

跨导 $g_m = \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)(1 + \lambda V_{DS})$





沟道长度调制效应的几何表示

2) 体效应(Body effect)


在前面的分析中, 假设MOS器件的衬底与源极短接, 即 $V_{SB}=0$ 。如果 $V_{SB} \neq 0$, 将会发生什么情况?

$V_{SB} \neq 0$ 时, NMOS源端开始强反型时的表面势为:

$$\phi_s(0) \approx 2\phi_F + V_{SB}$$

相应的阈值电压变为:

$$V_T = V_{FB} + 2\phi_F + \frac{\sqrt{2q\epsilon_0 K_s N_A (2\phi_F + V_{SB})}}{C_{ox}}$$



因此, 随着 V_{SB} 的增加, 阈值电压增大。从 V_T 的表示式中也可以看出, 衬底偏压 V_B 通过影响栅下耗尽层电荷影响阈值。

衬底偏压对阈值电压的影响称为**体效应**或**背栅效应**。

通常将 $V_{SB} \neq 0$ 时的阈值电压表示为 $V_T = V_{T0} + \Delta V_T$

式中, V_{T0} 表示 $V_{SB} = 0$ 时的阈值电压:

$$V_{T0} = V_{FB} + 2\phi_F + \gamma(2\phi_F)^{1/2}$$


$$\Delta V_T = \gamma \left(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F} \right)$$

$$\gamma = \sqrt{2q\epsilon_0 K_s N_A} / C_{ox} \text{ 称为 } \mathbf{体效应因子}。$$

体效应通常是不希望有的, 器件设计中通过减小栅氧的厚度以及降低衬底的掺杂浓度来削弱体效应。

也可以通过衬底偏压来调节MOSFET的阈值电压。

例题：在下图中，如果 V_B 从0向负的方向变化时，画出漏电流 I_D 随 V_B 的变化曲线示意图，假设 $V_{T0}=0.3V$ ， $\gamma = 0.4V^{1/2}$ ， $2\phi_F = 0.7V$ 。



解：随着 V_B 从零向负的方向变化，nMOS的 V_T 将会增加，当 V_B 变到使 $1.2 = 0.3 + 0.4(\sqrt{0.7 - V_B} - \sqrt{0.7})$ 成立时，器件就会关断。求解得此时 $V_B = -8.83V$ 。

因此，在 $-8.83 < V_B < 0$ 时：

$$I_D = \mu_n C_{ox} \frac{W}{2L} \left(0.9 - 0.4(\sqrt{0.7 - V_B} - \sqrt{0.7}) \right)^2$$



思考题：当nMOS器件的衬底偏压相对于源端向负方向移动时，转移特性曲线如何变化？

3) 亚阈值电流



平方律模型认为, 当栅源电压低于 V_T 时, $I_D=0$ 。

实际中的MOSFET, 当 $V_G < V_T$ 时, 表面是弱反型的, 相应的 I_D 虽然很小但并不等于零, 此电流称为**亚阈值电流**。

弱反型区也称为**亚阈值区**。



MOSFET的 $I_D \sim V_{GS}$ 关系曲线
(上图是线性坐标, 下图是对数坐标)



表面弱反型时， V_{DS} 几乎全部降落在反偏的漏衬pn结耗尽区上，漏极电流的漂移分量可以忽略，但是反型层载流子浓度沿沟道方向有梯度，因此**亚阈值电流是扩散电流**。

(1) 亚阈值电流方程

$$J_{ny} = qD_n \frac{dn(x, y)}{dy}$$

$$\iint J_{ny} dx dz = \iint qD_n \frac{dn(x, y)}{dy} dx dz$$

$$-I_D = D_n \left(\int_0^W dz \right) \frac{d}{dy} \left(\int qn(x, y) dx \right)$$

$$I_D = \mu_n \phi_t W \frac{dQ_{inv}}{dy}$$

$$\int_0^L I_D dy = \bar{\mu}_n \phi_t W \int_{Q_{inv}(0)}^{Q_{inv}(L)} dQ_{inv}$$

$$I_D = -\mu_n \phi_t \frac{W}{L} [Q_{inv}(0) - Q_{inv}(L)]$$


$$Q_{inv} = -C_{ox} (\eta - 1) \phi_t e^{\frac{V_{GS} - V_T}{\eta \phi_t}} e^{\frac{-V_{DS}}{\phi_t}} \quad \text{式中 } \eta = 1 + C_{sT}/C_{ox}$$

$$C_{sT} = \sqrt{\frac{q \varepsilon_0 K_S N_A}{2(2\phi_F + V_{SB})}} \quad \text{为沟道源端耗尽层电容}$$

$$\therefore I_D \approx \mu_n C_{ox} \frac{W}{L} (\eta - 1) \phi_t^2 \exp\left(\frac{V_{GS} - V_T}{\eta \phi_t}\right) \left(1 - \exp\left(-\frac{V_{DS}}{\phi_t}\right)\right)$$

长沟道MOSFET亚阈值电流的特点：

- ✓ 亚阈值电流随 V_{GS} 呈指数变化。
- ✓ V_{DS} 大于3个热电势后, 亚阈值电流与 V_{DS} 无关。
- ✓ 亚阈值电流对温度有强烈的依赖关系。




MOSFET $\log(I_D) \sim V_{GS}$ 测量曲线

$$I_D = -\mu_n W Q_{inv} \frac{d\phi_s}{dy} + D_n W \frac{dQ_{inv}}{dy}$$

(2)亚阈值摆幅

亚阈值摆幅S定义为亚阈值区 $\lg(I_D) \sim V_{GS}$ 曲线斜率的倒数, 表示**亚阈值电流减小一个数量级所需的栅压的变化量**。

$$S = 1 / \left(\frac{d(\lg I_D)}{dV_{GS}} \right) = 2.3\phi_t \eta = 2.3 \frac{kT}{q} \left(1 + \frac{C_{sT}}{C_{ox}} \right)$$



S量化了亚阈值电流如何随栅压变化, **S**越小, V_G 对 I_D 的控制能力越强, 开关特性越好。

$$S_{\min} = 2.3\phi_t = 60(mV/dec)$$

如何减小亚阈值摆幅S?

→ 减小 t_{ox} 、**减小**衬底的掺杂浓度。

例题：已知nMOSFET， $N_A=8\times 10^{16}\text{cm}^{-3}$ ， $L=0.8\mu\text{m}$ ， $W=10\mu\text{m}$ ， $t_{\text{ox}}=15\text{nm}$ ， $V_{\text{SB}}=0$ ， $V_{\text{T}}=0.4\text{V}$ 。计算 $V_{\text{G}}=V_{\text{T}}$ 时的漏极电流 I_{D} 是 $V_{\text{G}}=0$ 时漏极电流的多少倍？

解答： $C_{\text{ox}}=\epsilon_0 K_{\text{ox}}/t_{\text{ox}}=2.3\times 10^{-7}(\text{F}/\text{cm}^2)$


$$\phi_{\text{F}}=0.026\times \ln(N_{\text{A}}/n_{\text{i}})=0.41(\text{V})$$

$$C_{\text{sT}}=((q\epsilon_0 K_{\text{s}} N_{\text{A}}/(4\phi_{\text{F}}))^{0.5}=9.1\times 10^{-8}(\text{C}/\text{cm}^2)$$

$$S=2.3\times 0.026\times (1+C_{\text{sT}}/C_{\text{ox}})=83(\text{mV}/\text{dec})$$

已知 $V_{\text{T}}=0.4\text{V}$ ，所以 $V_{\text{G}}=V_{\text{T}}$ 时的 I_{D} 相对于 $V_{\text{G}}=0$ 时的 I_{D} 下降了约5(= $0.4/0.083$)个数量级，即 $V_{\text{G}}=V_{\text{T}}$ 时的 I_{D} 是 $V_{\text{G}}=0$ 时的 10^5 倍。

(3) 关态电流和开态电流



I_{ON} 称为器件的**开态电流**, 定义为 V_{GS} 和 V_{DS} 均为电源电压 V_{DD} 时的漏极电流。

I_{OFF} 称为器件的**关态电流**, 定义为 $V_{GS}=0$ 而 V_{DS} 为电源电压 V_{DD} 时的亚阈值电流。

关态电流
$$I_{OFF} = 100 \frac{W}{L} 10^{-V_T/s} (nA)$$

对于给定宽长比的器件, 如何降低 I_{OFF} ? $\left\{ \begin{array}{l} \text{增加 } V_T \\ \text{减小 } S \end{array} \right.$

第3章 非理想MOS

3.1 金属-半导体功函数差

3.2 栅氧化层电荷

3.3 MOSFET阈值电压的设计

3.3 MOSFET阈值电压的设计

3.3.1 MOSFET阈值电压的定义

MOSFET阈值电压定义为使源端开始强反型时所需的栅源电压。

$$\text{nMOS: } V_{Tn} = V_{FB} + 2\phi_F + \sqrt{2q\epsilon_0 K_s N_A (2\phi_F + V_{SB})} / C_{ox}$$

$$\text{pMOS: } V_{Tp} = V_{FB} - 2\phi_F - \sqrt{2q\epsilon_0 K_s N_D (2\phi_F + V_{BS})} / C_{ox}$$

$$\phi_F = \frac{kT}{q} \ln\left(\frac{N_B}{n_i}\right) \quad N_B = N_A \text{ or } N_D$$

$$V_{FB} = \phi_{MS} - Q_{ox} / C_{ox} \quad C_{ox} = \frac{\epsilon_0 K_{ox}}{t_{ox}}$$

3.3.2 影响阈值电压的因素

●平带电压 $V_{FB} = \phi_{MS} - Q_{ox}/C_{ox}$


式中 ϕ_{MS} 为栅材料与半导体之间的功函数差：

$$q\phi_{MS} = \Phi_M - \Phi_S = \Phi_M - [\chi_{Si} + (E_C - E_F)_{bulk}]$$

Q_{ox} 为氧化层中位于Si-SiO₂界面处的等效薄层电荷面密度, 代表了氧化层中各种电荷（固定正电荷、可动正电荷、陷阱电荷、界面陷阱电荷）的影响。

ϕ_{MS} 是完全可以预测的, 而 Q_{ox} 与晶向和氧化层生长工艺有关。 Q_{ox} 会使阈值电压不稳定, 因此, 其值要尽可能小。

重掺杂多晶硅栅与半导体之间的功函数差




$$\begin{aligned} q\phi_{\text{MS}} &= \Phi_M - \Phi_S \\ &= - (E_g/2 + q\phi_F) \end{aligned}$$

nMOS采用n⁺-Poly-Si栅

练习：若nMOS器件采用p⁺-Poly-Si栅，计算其 ϕ_{MS}

●衬底掺杂浓度




在CMOS集成电路中, 通常nMOS采用n⁺-Poly-Si栅, 而pMOS采用p⁺-Poly-Si栅, 以得到较小的 V_T 。

●体效应

●栅氧化层厚度

氧化层厚度增加, 会导致 V_T 增加。此方法应用于**提高场区寄生MOS管的阈值电压**。



场氧的厚度要保证在互连线通过最大电压时场区衬底表面不反型。

例题：假设互连线电压为5V，为了不使场区产生反型层，问场氧的最小厚度为多少？已知 $Q_{ox}=0$, $V_{FB}=-0.81\text{V}$ 。

解：为了不使场区产生反型层，场区的阈值 V_T 应大于5V，即 $V_T = V_{FB} + 2\phi_F + (4q\epsilon_0 K_S N_A \phi_F)^{0.5} / C_{ox} \geq 5$ 。

求解得 $d_0 \geq 1.27 \mu\text{m}$ 。

如果工艺不允许场氧的厚度大于1微米，**可采用场区注入来提高场区衬底表面的掺杂浓度**。


3.3.3 阈值电压的控制和调整

$$V_{T0} = V_{FB} + 2\phi_F + \frac{\sqrt{2q\epsilon_0 K_s N_A (2\phi_F)}}{C_{ox}}$$

在实际中，当 t_{ox} 、 N_A 和栅电极材料确定后，由上述公式计算得到的阈值电压可能不能满足对阈值电压大小的要求，因此在器件的制造中必须调整阈值。

通常是采用离子注入工艺，向沟道区表面处注入一定数目的硼或磷离子来调整阈值电压，其实质是改变沟道区氧化层界面附近衬底的杂质浓度。

阈值调整注入的深度一般比较浅, 通常用**Delta函数**近似实际的分布, 即认为**注入的杂质全部位于Si-SiO₂界面无限薄的薄层硅中。**



D_I : 注入剂量, 表示单位面积注入的离子数目

由于阈值调整注入引起的阈值电压的变化为:

$$\Delta V_T = \pm \frac{qD_I}{C_{ox}} \begin{cases} + & \text{受主杂质} \\ - & \text{施主杂质} \end{cases}$$

MOS器件偏置在耗尽或反型时,注入的杂质会叠加到半导体表面附近的电离杂质电荷上, 从而改变阈值电压。

例题：一个nMOS器件, 已知 $N_A=10^{15}\text{cm}^{-3}$, $t_{\text{ox}}=15\text{nm}$, $V_{\text{FB}}=-0.91\text{V}$, 求使 $V_{\text{T0}}=1\text{V}$ 所需要注入杂质的种类和注入剂量。

解答： $\varphi_{\text{F}}=0.29\text{V}$, $C_{\text{ox}}=2.3\times 10^{-7}\text{F/cm}^2$

$$V_{\text{T0}}=V_{\text{FB}}+2\varphi_{\text{F}}+(4q\varepsilon_0K_{\text{S}}N_{\text{A}}\varphi_{\text{F}})^{0.5}/C_{\text{ox}}=-0.27\text{V}$$

要求 V_{T0} 增加到 1V , 所以需要在表面注入受主杂质。

因为 $\Delta V_{\text{T}}=qD_{\text{I}}/C_{\text{ox}}$, 而 $(-0.27+\Delta V_{\text{T}})=1$

所以注入剂量 $D_{\text{I}}=(1+0.27)C_{\text{ox}}/q=1.8\times 10^{12}\text{cm}^{-2}$ 。

3.3.4 阈值电压的测量

在实验上，阈值电压通常是通过**测量器件的转移特性曲线**得到的，最常用的两种方法如下。

1) 常数电流法

把器件偏置在深线性区，测量 $\log(I_D) \sim V_{GS}$ 特性曲线，曲线上与 $I_D = 100\text{nA} \times W/L$ 所对应的栅源电压即为阈值电压。

2) 线性外推法

把器件偏置在深线性区，测量 $I_D \sim V_{GS}$ 特性曲线，从曲线的最大斜率处进行线性外推，外推曲线与电压轴的交点即为阈值电压。



第4章 现代MOSFET结构

4.1 小尺寸效应

4.2 MOSFET结构的演变

4.3 功率MOSFET

4.4 其它的FET结构介绍



"Long" channel MOSFET
Ideal MOSFET

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)^2$$

$$g_m = \frac{W}{L} \bar{\mu}_n C_{ox} (V_{GS} - V_T)$$

$$f_T = \frac{3\mu_n (V_{GS} - V_T)}{4\pi L^2}$$

$$R_{on} = 1 / \left(\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T) \right)$$

$$V_T = V_{FB} + 2\phi_F + \gamma(2\phi_F)^{1/2}$$

$$V_{Dsat} = V_{GS} - V_T$$

**减小特征尺寸L可以
提高器件的性能**


4.1 小尺寸效应 (Small-Dimension Effects)

4.1.1 引言

缩小器件尺寸的动力：性能、成本和功耗

- 性能：缩小器件的特征尺寸可以提高器件的性能。
- 成本：缩小器件尺寸可以在一个晶圆上制造更多的电路，使得每块电路的成本更低。
- 功耗：减小器件的面积，会减小栅电容和源漏pn结电容，从而减小器件的动态功耗。

$$P_{dynamic} = CV_{DD}^2 f$$




MOSFET特征尺寸的缩小情况

技术节点：微米—亚微米—深亚微米—纳米

实际中，随着器件沟道长度的缩小，人们发现器件的性能开始偏离长沟道理论所预示的特性，出现了一些不希望有的电特性。这些与长沟道特性的偏差统称为**小尺寸效应**，主要的小尺寸效应有：


- 阈值电压与沟道的几何尺寸和漏极电压有关；
- 亚阈值摆幅增加，亚阈值区和饱和区的漏极电流与漏极电压有关；
- 饱和区漏电流随栅压的变化偏离平方率关系。

因为大多数偏差与沟道长度 L 的减小有关，因此小尺寸效应也称为**短沟道效应**(Short-Channel Effect, 简称SCE)。



A 0.25 μm generation nMOS V_T versus physical gate length

注意：器件制造中沟道长度（指沟道区源与漏之间的距离）是不能精确控制的。





A 0.25 μm generation MOS transistor S versus physical gate length

短沟道效应产生的原因：

随着沟道长度的缩小：


- **源、漏pn结耗尽区**对沟道区的电势分布产生显著影响，使沟道电场变成二维的，缓变沟道近似在沟道区的大部分区域失效。
- **沿沟道方向的电场增强**，导致沟道内载流子的输运特性发生变化，甚至在沟道漏端产生热载流子，引起碰撞电离、热载流子注入等强场效应。



数值分析得到的沟道区的电势分布

4.1.2 阈值电压的小尺寸效应

在 V_{DS} 不变时, 阈值电压随沟道长度的缩短而减小的现象称为**阈值电压的滚降**(V_T roll-off, 也称为**阈值电压的短沟道效应**)。



在沟道长度 L 不变时, 阈值电压随漏电压的增加而减小的现象叫**漏致势垒降低**(Drain-Induced Barrier Lowering, 简称DIBL)。


当沟道宽度较小时, 阈值电压与沟道宽度 W 有关, 这种现象称为**窄沟道效应** (Narrow Width Effects, 简称NWE) 。

1) 源漏电荷共享

长沟道器件认为沟道区耗尽层电荷全部由栅压控制，栅控电荷的区域为矩形。

$$V_T = V_{FB} + 2\phi_F + Q_{dep} / C_{ox}$$

式中 $Q_{dep} = qN_A W_T$



电荷共享模型认为，实际器件中，栅与源、漏pn结共同分享沟道区耗尽层电荷。源、漏pn结分享的比例随着 L 的减小而增加，因而阈值电压随 L 的减小而减小。

若栅控的耗尽区被限制在边长为 L 和 L' 的梯形区域中，且假设 $W_S = W_D = W_T$ ，则单位面积的栅控电荷为：

$$Q_{dep} = \frac{qN_A \frac{1}{2} (L + L') W_T W}{WL} = qN_A W_T \left(1 - \frac{\Delta L}{2L} \right)$$

式中 $\Delta L = L - L' = 2r_j \left(\sqrt{1 + 2W_T / r_j} - 1 \right)$


$$\therefore V_T = V_{FB} + 2\phi_F + \frac{qN_A W_T}{C_{ox}} F \quad F = 1 - \frac{r_j}{L} \left(\sqrt{1 + \frac{2W_T}{r_j}} - 1 \right)$$

式中F称为**电荷分享因子**。可以看出, F随L的减小而减小, 因此, V_T 随L的减小而减小。与长沟道的阈值电压相比, 阈值电压的改变量为:

$$\Delta V_T = - \frac{qN_A W_T}{C_{ox}} \frac{r_j}{L} \left(\sqrt{1 + \frac{2W_T}{r_j}} - 1 \right)$$

希望 $\Delta V_T \rightarrow 0$, 则当L减小时, 应减小 r_j 、减小 t_{ox} 、**提高**衬底的掺杂浓度 N_A 。

2) 漏致势垒降低(DIBL)



ΔE_C : 漏压引起的势垒降低

在短沟道器件中, 栅压和漏压
“竞争”对沟道源端势垒高度
的控制

在源区与沟道之间存在一个势垒, 此势垒阻止电子从源区进入沟道。

在长沟道器件中, 沟道源端势垒完全由栅压控制, 与漏压无关。

在短沟道器件中, 漏压使沟道源端的势垒降低, 导致阈值电压随漏端电压的增加而减小, 这种现象称为漏致势垒降低效应。

准二维分析给出了一个阈值电压半定量计算公式：

$$V_T = V_{T\text{-long}} + \Delta V_T$$

式中 $V_{T\text{-long}}$ 表示长沟道器件的阈值电压， ΔV_T 表示考虑源、漏耗尽区影响时阈值电压的变化量：

$$\Delta V_T = -\frac{2(V_{bi} - 2\phi_F) + 0.5V_{DS}}{\cosh(L/2l_d) - 1}$$

式中 V_{bi} 是源/漏pn结的内建电势， l_d 称为短沟道效应的特征长度：

$$l_d = \sqrt{\frac{K_s}{K_{ox}} t_{ox} W_{dep}} \quad W_{dep} = \sqrt{\frac{2\varepsilon_0 K_s}{qN_A} (2\phi_F + V_{SB})}$$



可以看出， l_d 越小， ΔV_T 越小。

减小此特征长度是器件设计的目标，通常应使 L 为特征长度的若干倍。因此当 L 减小时， t_{ox} 和 W_{dep} 也应该减小。

对于一个精心设计的MOS器件， $L \gg l_d$ ，此时 ΔV_T 可以简化为：

$$\Delta V_T = -[2(V_{bi} - 2\phi_F) + 0.5V_{DS}] [e^{-L/2l_d} + 2e^{-L/l_d}]$$


L 不变时， ΔV_T 的数值随 V_{DS} 的增加而增大，因此DIBL效应引起的阈值的变化通常表示为 $\Delta V_T = \sigma V_{DS}$ ，其中 σ 称为**DIBL因子**，它与 t_{ox} 、结深、衬底的掺杂浓度和衬底偏压有关。



DIBL效应对亚阈值电流的影响

由于DIBL效应，短沟道器件亚阈值电流对 V_{DS} 有强烈的依赖关系，亚阈值电流随 V_{DS} 的增加而增加。

$$I_D \propto \exp\left(\frac{V_{GS} - V_T}{\eta\phi_t}\right) \left(1 - \exp\left(-\frac{V_{DS}}{\eta\phi_t}\right)\right)$$



通常测量亚阈值电流和漏偏压之间的关系检测是否发生DIBL效应。

DIBL 因子

$$= \left| \frac{V_T(V_{DS} = V_{DD}) - V_T(V_{DS} \approx 50mV)}{V_{DD} - 50mV} \right|$$


V_D 增加,阈值减小,使亚阈值特性向左移动


次表面穿通 (subsurface punchthrough)

次表面穿通也称为**次表面DIBL效应**，它发生在远离表面的衬底区。

当 V_D 增加时，漏耗尽区在体内向源耗尽区延伸，会在体内产生一个穿通区。此后 V_D 稍有增加将导致穿通区源pn结的势垒降低，产生不受栅控的漏极电流。

抑制措施：提高衬底掺杂浓度，减薄栅氧厚度，减小结深，或采用新结构。






曲线平移，亚
阈值摆幅恒定

亚阈值摆幅增加


次表面穿透




3) 窄沟道效应

当沟道的宽度减小到与沟道耗尽区宽度相比拟时，阈值电压与沟道宽度 W 有关，称为**窄沟道效应**，它强烈依赖于制造MOS器件的具体隔离技术。

LOCOS:
LOCal
Oxidation
of **S**ilicon



STI:
Shallow
Trench
Isolation



4.1.3 表面迁移率退化和速度饱和

1) 栅压引起的低场迁移率退化


迁移率退化：**低场**迁移率随栅压的增加而减小。

减小的原因：界面散射。

$$\frac{1}{\mu_n} = \frac{1}{\mu_{n_lattice}} + \frac{1}{\mu_{n_ion}} + \frac{1}{\mu_{n_interface}}$$

栅压对低场迁移率的影响通常用有效电场 $\mathcal{E}_{eff}$ 表示。 $\mathcal{E}_{eff}$ 定义为反型层载流子在x方向受到的平均电场：

$$\mathcal{E}_{eff} = 0.5(E_t + E_b)$$



Si低场迁移率的经验公式


nMOS:

$$\mu_n = \frac{540 \text{ cm}^2/\text{V} \cdot \text{s}}{1 + \left(\frac{V_{GS} + V_{Tn} + 0.2}{5.4 t_{ox}} \right)^{1.85}}$$


pMOS:

$$\mu_p = \frac{180 \text{ cm}^2/\text{V} \cdot \text{s}}{1 - \left(\frac{V_{GS} + 1.5 V_{Tp} - 0.25}{3.38 t_{ox}} \right)}$$

t_{ox} : nm $\times$ 0.1




Si表面低场迁移率实测曲线



迁移率的下降将导致MOSFET的电流和跨导降低

2) 漏电压引起的载流子速度饱和效应



弱场下载流子的漂移速度与电场呈线性关系，强场下载流子的漂移速度趋于一个极限值（该值称为饱和速度 u_{sat} ）。硅中电子的饱和速度约为 $8 \times 10^6 \text{ cm/s}$ ，空穴的饱和速度约为 $6 \times 10^6 \text{ cm/s}$ 。

速度饱和效应是指载流子的漂移速度不再随沟道方向电场的增加而线性增加且最终趋于饱和。

短沟道MOSFET，需要考虑速度饱和效应。

在MOS器件中, 随着 V_D 的增加, 沟道中各点的电场均上升, 但电场沿沟道方向的分布是非常不均匀的, **在沟道漏端电场最大**。因此当 V_D 增加到某个值时, 沟道漏端的电场会首先达到 $\mathcal{E}_{sat}$, 从而使该处的载流子速度饱和。

定义**使漏端载流子速度饱和时的 V_{DS} 为饱和电压 V_{Dsat}** 。当载流子以饱和速度到达漏极时, 漏电流 I_D 也会饱和。

通常采用如下分段模型近似实际的速场关系:

$$v_d = \begin{cases} \frac{\mu_n}{1 + |\mathcal{E}_y / \mathcal{E}_{sat}|} \mathcal{E}_y & \mathcal{E}_y \leq \mathcal{E}_{sat} \\ v_{sat} & \mathcal{E}_y \geq \mathcal{E}_{sat} \end{cases}$$

式中 $\mathcal{E}_{sat}$ 是载流子速度饱和时所对应的临界电场。

$v_d \sim \mathcal{E}$ 关系是连续的, 因此 $\mathcal{E}_{sat} = 2v_{sat} / \mu_n$ 。

3) 考虑速度饱和效应时的I-V方程


如果考虑实际的 $v_d \sim \mathcal{E}$ 关系, 则漏电流可表示为:

$$I_D = WQ_{inv}v_d = WC_{ox}(V_{GS} - V_T - V_{CS}) \frac{\mu_n dV_{CS}/dy}{1 + (dV_{CS}/dy)/E_{sat}}$$

从源端到漏端积分上式, 得到:

$$\int_0^L I_D dy = \int_0^{V_{DS}} \left[W\mu_n C_{ox}(V_{GS} - V_T - V_{CS}) - \frac{I_D}{E_{sat}} \right] dV_{CS}$$

$$I_D = \frac{\mu_n C_{ox}}{1 + V_{DS}/(E_{sat}L)} \frac{W}{L} \left(V_{GS} - V_T - \frac{1}{2} V_{DS} \right) V_{DS}$$



上式只适合于 $\mathcal{E}_y \leq \mathcal{E}_{sat}$ 时的情形, 即图中实线部分, 图中虚线部分与实际不符。实际中, 当 V_{DS} 增加到 V_{Dsat} 时, 沟道漏端载流子速度饱和, 电流 I_D 也会饱和。

在速度饱和点, $V_{DS}=V_{Dsat}$, 其对应的 I_D 为

$$I_D = \frac{\mu_n C_{ox}}{1 + V_{Dsat} / (\mathcal{E}_{sat} L)} \frac{W}{L} \left(V_{GS} - V_T - \frac{1}{2} V_{Dsat} \right) V_{Dsat} \equiv I_{Dsat}$$

又因为在速度饱和点, $I_{Dsat} = WQ_{inv}v_{sat} = WC_{ox}(V_{GS} - V_T - V_{Dsat})v_{sat}$

在速度饱和点电流应该连续, 所以:

$$\frac{\mu_n C_{ox}}{1 + V_{Dsat} / \mathcal{E}_{sat} L} \frac{W}{L} \left(V_{GS} - V_T - \frac{1}{2} V_{Dsat} \right) V_{Dsat} = WC_{ox}(V_{GS} - V_T - V_{Dsat})v_{sat}$$

求解上式可得
$$V_{Dsat} = \frac{(V_{GS} - V_T)\mathcal{E}_{sat}L}{(V_{GS} - V_T) + \mathcal{E}_{sat}L}$$

把上式代入电流公式可得
$$I_{Dsat} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)^2 \frac{1}{1 + \frac{(V_{GS} - V_T)}{\mathcal{E}_{sat}L}}$$

4) 速度饱和效应对MOSFET特性的影响




速度饱和对I-V特性的影响

$$I_D = \begin{cases} \mu_n C_{ox} \frac{W}{L} \left((V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2 \right) / \left(1 + \frac{V_{DS}}{\mathcal{E}_{sat} L} \right) & V_{DS} \leq V_{Dsat} \\ \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_T)^2 / \left(1 + \frac{V_{GS} - V_T}{\mathcal{E}_{sat} L} \right) & V_{DS} \geq V_{Dsat} \end{cases}$$

$$V_{Dsat} = \left(\frac{1}{\mathcal{E}_{sat} L} + \frac{1}{V_{GS} - V_T} \right)^{-1} < V_{GS} - V_T$$

考虑到速度饱和效应时, I_D 及 V_{Dsat} 都小于长沟道理论的预期值; I_{Dsat} 随栅压呈线性变化。

就速度饱和效应而言, 长沟道和短沟道的差异主要取决于 $(V_{GS} - V_T)$ 与 $\mathcal{E}_{sat} L$ 的相对大小: 若 $\mathcal{E}_{sat} L \gg V_{GS} - V_T$, 则 $V_{Dsat} \approx V_{GS} - V_T$; 若 $\mathcal{E}_{sat} L \ll V_{GS} - V_T$, 则 $V_{Dsat} \approx \mathcal{E}_{sat} L$ 。



速度饱和对 g_m 和特征频率 f_T 的影响

工作在饱和区时, $I_D = I_{Dsat} = WC_{ox}(V_{GS} - V_T - V_{Dsat})v_{sat}$

$$\therefore g_m = WC_{ox}v_{sat} \frac{(V_{GS} - V_T)(V_{GS} - V_T + 2\mathcal{E}_{sat}L)}{(V_{GS} - V_T + \mathcal{E}_{sat}L)^2}$$

在极端情况下, 载流子在整个沟道区内均以饱和速度运动, 此时, 最大的饱和电流为:

$$I_{Dsat} = WC_{ox}(V_{GS} - V_T)v_{sat}$$

此时, 饱和区的跨导达到最大值: $g_m = WC_{ox}v_{sat}$

而特征频率 $f_T = g_m / (2\pi C_{gs}) = 3v_{sat} / (4\pi L)$

速度过冲 (Velocity Overshoot)

在极小尺寸的器件中，载流子不经过一次散射就会从源运动到漏，其速度可以超过饱和速度，这种现象称为**速度过冲**（也称为**弹道输运**，Ballistic transport）

在弹道MOSFET中，电流受限于源端载流子的速度。在源端，速度受限于热运动，载流子以此速度从源端进入沟道，这称为源注入速度限制，此时：


$$I_{Dsat} = BWQ_{inv}v_{th} = BWC_{ox}(V_{GS} - V_T)v_{th}$$

式中B表示注入的载流子被漏区捕获的比例， v_{th} 表示载流子的热运动速度。硅中电子的热运动速度为 $1.6 \times 10^7 \text{ cm/s}$ ，空穴的为 $1.0 \times 10^7 \text{ cm/s}$ 。

4.1.4 热载流子效应(Hot-Carrier Effect)

沿沟道方向电场的增加将导致在沟道漏端附件出现热载流子。热载流子的危害：

- 引起碰撞电离,产生衬底电流,造成寄生BJT导通。
- 热载流子及其产生的二次电子越过硅-二氧化硅势垒,进入栅氧化层,产生界面态和栅电流。



监控热载流子效应：测量衬底电流和栅电流

4.1.5 漏压引起的饱和区的输出电导

长沟道器件饱和区电流不完全饱和的原因是沟道长度调制效应引起的, 短沟道器件饱和区电流不完全饱和的原因如下:

- 沟道长度调制效应 (V_{DS} 接近 V_{Dsat} 的情况下)

$$g_{ds} = \frac{l_d I_{Dsat}}{L(V_{DS} - V_{Dsat})}$$

- DIBL效应 $g_{ds} = \frac{\partial I_{Dsat}}{\partial V_{DS}} = \frac{\partial I_{Dsat}}{\partial V_T} \frac{\partial V_T}{\partial V_{DS}} = g_m e^{-L/l_d}$

- 热载流子效应 (V_{DS} 较大的情况下)

问题: 小的输出电导是我们所期望的, 在器件设计中如何实现小的输出电导?

小尺寸效应

阈值电压的roll-off

漏致势垒降低 (DIBL)

**迁移率下降(mobility degradation)和速度饱和效应
(carrier velocity saturation effect, VSE)**

热载流子效应 (Hot-Carrier Effect , HCE)

4.2 如何拟制小尺寸效应?

小尺寸效应使器件工作复杂化，因此，在减小器件尺寸时，应尽可能地减小和拟制小尺寸效应，**使几何上的小尺寸器件保持电学上的长沟道特性。**

由于大部分小尺寸效应与沟道长度的减小有关，因此在减小沟道长度的同时，要合理地减小栅介质的厚度、沟道耗尽区的厚度和源漏pn结的结深。

1) 按比例缩小MOSFET

恒定电场的按比例缩小理论： ($k > 1$)

- 器件所有的横向和纵向尺寸都缩小 k 倍；
- 阈值电压和电源电压缩小 k 倍；
- 衬底掺杂浓度增加 k 倍；

目的是使缩小后的器件内部电场与未缩小的相同，即保持器件沟道区中电场恒定，因而称为“恒定电场按比例缩小”，也称为**理想按比例缩小理论**。

在实际中，理想按比例缩小理论不能被严格执行。

R. Dennard: IEEE J. of Solid-State Circuits vol 9, No.5, 1974

2) 按经验公式设计

$$L_{\min} = 0.4 \left[r_j t_{ox} (W_{dep,s} + W_{dep,d})^2 \right]^{1/3}$$

$$L \gg \sqrt{\frac{K_s}{K_{ox}} t_{ox} W_{dep}}$$

4.3、IC中MOSFET技术的演变

MOSFET的历史

FET的概念是1926年提出的。

早期FET的研究仅用于调节材料表面的多子传导。

在研究FET器件的过程中，人们发明了BJT。

1955年提出利用表面反型层中少子的场效应。

1960年制造出MOSFET，此后MOSFET迅速发展。

早期的MOSFET是p沟道器件占主导地位。

当SiO₂的质量得到改进后，n沟道成为主导器件。

1963年发明了CMOS技术。

现在，集成电路都采用CMOS技术来实现。

Circa~mid 1960s


$L \sim 20\mu\text{m}$

$t_{\text{ox}} \sim 100\text{nm}$

$r_j \sim 3\mu\text{m}$

$V_{\text{DD}} = 15\text{V}$

$V_{\text{T}} = 2\text{V}$



特征：铝栅、pMOS

Circa~early 1970s


$L \sim 5\mu\text{m}$

$t_{\text{ox}} \sim 60\text{nm}$

$r_j \sim 2\mu\text{m}$

$V_{\text{DD}} = 12\text{V}$

$V_{\text{T}} = 1\text{V}$



多晶硅栅自对准工艺

Circa~mid 1980s


$L \sim 1\mu\text{m}$

$t_{\text{ox}} \sim 40\text{nm}$

$r_j \sim 0.3\mu\text{m}$

$V_{\text{DD}} = 5\text{V}$

$V_{\text{T}} = 0.8\text{V}$



Lightly Doped Drain, 简称LDD, 也称为渐变漏掺杂结构,其作用是拟制热载流子效应。

Circa~late 1980s


$L \sim 0.5\mu\text{m}$

$t_{\text{ox}} \sim 12\text{nm}$


$r_j \sim 0.15\mu\text{m}$

$V_{\text{DD}} = 3.3\text{V}$

$V_{\text{T}} = 0.7\text{V}$



Self-aligned Silicide, 以减小栅、源和漏接触的寄生电阻。



Circa~early 1990s


$L \sim 0.18 \mu\text{m}$

$t_{\text{ox}} \sim 3.2 \text{nm}$


$r_j \sim 0.1 \mu\text{m}$

$V_{\text{DD}} = 2.5 \text{V}$

$V_T = 0.6 \text{V}$



p⁺ pockets (也称为Halo) , 拟制 DIBL效应和次表面穿通。



Circa~late 1990s



$L \sim 0.13\mu\text{m}$

$t_{\text{ox}} \sim 2\text{nm}$

$r_j \sim 60\text{nm}$

$V_{\text{DD}} = 1.8\text{V}$

$V_{\text{T}} \sim 0.5\text{V}$



特点: 沟道区表面轻掺杂, 次表面重掺杂。

W_{dep}的厚度主要由轻掺杂区的厚度决定。因此, 可以通过控制轻掺杂区的厚度来降低表面耗尽层的厚度。沟道区表面轻掺杂, 也提高了表面迁移率。

90nm Technology ~2003年

特征：采用**应变硅(Strained Si)技术**提高反型层载流子的迁移率。


$L \sim 50\text{nm}$

$t_{\text{ox}} \sim 1.2\text{nm}$


$r_j \sim 20\text{nm}$

$V_{\text{DD}} = 1.4\text{V}$

$V_{\text{T}} \sim 0.4\text{V}$



pMOSFET



nMOSFET

采用SiN膜覆盖nMOS,使沟道内产生张应力以提高电子的迁移率。采用SiGe源漏区对pMOS沟道产生压缩应力,以提高空穴的迁移率。

nMOS and pMOS: 40% and 100% higher mobility.


45nm Technology~2007年

特征：栅介质采用**高-k介质**，栅电极采用**金属**(HKMG)

●采用高-k介质的原因

当栅氧薄到2~3nm以下时，载流子会**隧穿**通过栅氧化层，**引起栅泄漏电流**(Gate leakage)。


$$C_{ox} = \epsilon_0 K_{ox} / t_{ox}$$




45nm的工艺中，栅介质采用高-k介质，即通过**增大栅介质的介电常数**而不是减小其厚度来增大栅电容，以避免栅介质隧穿。

采用高k介质可使实际栅介质的厚度增加，从而降低了隧穿电流。

●采用金属栅 (Metal Gate)的原因：消除多晶硅栅耗尽层的影响。




$$t_{oxe} = t_{ox} + W_{dpoly}$$



如图所示, 当栅压使半导体表面反型时, **栅上的正电荷实际是由多晶硅中的电离杂质提供的**, 这表明栅中存在一个耗尽层, 其厚度约为1~2nm。

多晶硅栅电极耗尽相当于增加了栅绝缘层的厚度, 因而降低了栅电压对沟道的耦合作用, 在 t_{ox} 很薄时, 必须考虑其影响。

High-k HfO_2 , $K_{\text{HfO}_2}=24$



采用高k金属栅技术时,在CMOS工艺中,为了得到合适的阈值电压, nMOS和pMOS采用不同功函数的金属制作栅电极。

例如Intel's 45nm 节点, nMOS栅金属为TiAlN, pMOS栅金属为TiN。

高k栅介质工艺中,常引入**等效氧化层厚度 t_{EOT}** 以与高k栅介质的实际厚度 $t_{\text{high-k}}$ 相区别, t_{EOT} 定义为高k介质和 SiO_2 介质的 C_{ox} 相同时所对应的 SiO_2 的厚度:

$$t_{\text{EOT}} = t_{\text{high-k}} K_{\text{ox}} / K_{\text{high-k}}$$


22nm Technology ~ 2012年

在22nm节点以前, 在L缩小时, 人们一直是通过

- 减薄 t_{ox} 来增加 C_{ox} , 通过减小 W_{dep} 和 r_j 抑制 V_D 对沟道区的影响;
- 采用LDD结构和降低电源电压来抑制沟道漏端的强电场效应;
- 采用Halo结构和倒掺杂分布来抑制DIBL和次表面穿通;
- 引入应变技术来提高沟道载流子的迁移率;
- 通过High-K+ 金属栅来抑制薄栅介质的隧穿。


这些技术使得沟道长度从10微米缩短到28纳米时, MOSFET仍然可以保持 “长沟道” 的电特性。

到了22nm节点, t_{ox} 、 W_{dep} 和 r_j 这些尺寸的减小越来越困难。即使能够继续减小这些尺寸,也只能使栅压对硅表面有很强的控制作用。在次表面,漏压对电势的控制比栅强,导致产生次表面的泄漏电流,使关态电流变大。



解决的办法：采用新的器件结构。

Multi-gate MOSFET



Double-gate MOSFET



结构的特点:

- 栅和导电沟道不止一个;
- 硅非常薄。

与传统结构相比, 其优点:

- 栅控能力增强。由于硅膜非常薄, 很好消除了次表面穿通电流, 降低了关态电流;
- 非常薄的硅膜, 自然就减小了 W_{dep} 和结深, 从而拟制了 V_T 的下降, 因而允许 L 减小到几个纳米。
- 沟道不需要重掺杂来减小 W_{dep} , 杂质散射减小, 迁移率提高。





Multi-gate MOSFET的实现: FinFET



H_F : Fin的高度, W_F : Fin的厚度


FinFET是制造在一个由硅构成的很薄的鳍状结构上, 栅极制作在鳍暴露出的三个表面上, 沟道宽度由鳍的高度和厚度决定, $W = W_F + 2H_F$ 。

Intel 22nm FinFET




FinFET使得MOSFET的尺寸在传统平面晶体管尺寸极限的基础上进一步缩小。沟道长度小于5nm的FinFET已经实现。


5nm节点以后, 器件结构有可能采用围栅结构(Gate-All-Around, GAA)。




围栅结构(Gate-All-Around, GAA)




Planar FET



FinFET




GAAFET
(Nanowire)




MBCFET™
(Nanosheet)

Multi-Bridge Channel



(g)



(h)

Vertical-
Transport
Nanosheet
(VTFET) by
IBM

3nm节点，台积电继续使用FinFET，三星则使用GAA


2021 IEEE International Electron Devices
Meeting (IEDM)

DOI: 10.1109/IEDM19574.2021.9720561

4.4、Power MOSFET

4.4.1 MOSFET的电压限制

- 漏pn结的雪崩击穿：由于栅电极的影响，漏pn结的击穿电压远低于常规pn结的雪崩击穿电压。
- 源漏穿通：漏pn结耗尽区经过沟道区延伸到源pn结耗尽区。
- 寄生晶体管穿通（次表面穿通）。
- 栅氧化层击穿：破坏性击穿。二氧化硅的击穿场强为 $6 \times 10^6 \text{ V/cm}$ 。




4.4.2 功率MOSFET的结构

功率器件**要求承受大的电压和大的电流（但通常二者不会同时出现）**，因此功率MOSFET器件的结构及几何尺寸与常规MOSFET有所不同。


功率MOSFET采用的结构是**DMOSFET**，D的原意是Double-Diffused。

DMOS结构的主要特点是其源漏结构是不对称的，沟道和漏区之间有一个低掺杂的漂移区。漂移区的导电类型与漏区相同，其掺杂浓度和宽度决定了DMOS能够承受的电压。

DMOSFET分为两大类：Lateral DMOS, 简称LDMOS; Vertical DMOS, 简称VDMOS。



LDMOS





VDMOS


漂移区的引入使MOS器件的导通电阻增加。

LDMOS用于功率集成电路, 而VDMOS用于分立器件。为了解决耐压与导通电阻之间的矛盾, VDMOS结构有许多变种。

MOSFET





集成电路中的LDMOS



VDMOS通过多个元胞并联获得大电流

Insulated Gate Bipolar Transistor (IGBT)




为了解决VDMOS导通电阻大的问题, 把VDMOS的 n^+ 漏区改为 p^+ , 使得器件在导通期间发生pn结的电导调制效应, 这样VDMOS就变成IGBT。

4.5 其它的FET结构

1) SOI MOSFET

SOI: Silicon on Insulator, 称为绝缘衬底上的硅。


传统的硅晶圆称为体硅晶圆 (bulk silicon) 。



SOI中的绝缘层是二氧化硅或蓝宝石。现代的SOI晶圆是在硅衬底中制作一层氧化埋层, 用氧化埋层上的薄硅层制造器件。

SOI MOSFET 是采用SOI衬底材料制造的MOS器件。

SOI技术的优势：速度快（没有源/漏到体之间的电容），短沟道效应小，功耗低，提供了制造新型结构器件的灵活性。




SOI MOSFET

SOI的成本比体硅晶圆要高。

SOI器件的性能与绝缘层上硅膜的厚度关系密切。根据硅膜的厚度和掺杂浓度，SOI器件分为部分耗尽和全耗尽两大类。二者是根据沟道反型时耗尽层的厚度 W_T 来划分的。当硅膜厚度大于 $2W_T$ 时为部分耗尽(简称PD SOI)，硅膜厚度小于 W_T 时为全耗尽(简称FD SOI，也称为超薄体SOI，简称 UTB MOSFET)。


2) MESFET (**M**etal **S**emiconductor **F**ield **E**ffect **T**ransistor)



MESFET采用肖特基结来调制导电沟道的截面积, 从而控制沟道的导电能力。

MESFET更适合用Ⅲ-V族化合物半导体制造。GaAs是制造这种器件的主流材料。GaAs具有更高的电子迁移率, 因而MESFET可以工作在更高的频率下。

3) HEMT: **H**igh **E**lectron **M**obility **T**ransistor (**MO**dulation Doped FET, **MOD**FET)




掺杂的AlGaAs在不掺杂的GaAs表面产生2维电子气。


HEMT栅下掺杂的AlGaAs层很薄，在平衡条件下是耗尽的，导电沟道所在的GaAs层是不掺杂的，散射最小，电子迁移率非常高且器件速度非常快。

HEMT、MESFET常用于微波通讯、卫星电视接收等。



4) JFET(pn Junction Field-Effect Transistor)



JFET采用pn结来调控导电沟道的截面积,从而控制沟道的导电能力:反偏电压会使耗尽层变宽从而压缩导电沟道的宽度。



4.6 CMOS中的双极晶体管--闩锁效应 (Latch-up)




闩锁效应：在一定条件下，两个寄生的BJT导通，产生从电源到地的低阻通路。

如何避免闩锁？


一是将BJT的特性破坏掉。

二是使两个BJT之间去耦和，防止一只双极管导通另一只。



在衬底中设置少子保护环收集引起闩锁的注入少子

总结：器件结构及结构参数



结构参数：

沟道长度 L

沟道宽度 W

栅氧化层厚度 t_{ox}

衬底掺杂浓度 N_A

源漏pn结结深 r_j

阈值电压的设计

$$V_T = V_{FB} + 2\phi_F + \frac{\sqrt{2q\varepsilon_0 K_s N_A (2\phi_F + V_{SB})}}{C_{ox}} \pm \frac{qD_I}{C_{ox}}$$

$$= V_{T0} + \Delta V_T \pm \frac{qD_I}{C_{ox}}$$

$$V_{FB} = \phi_{MS} - Q_{ox}/C_{ox} = \Phi_M - \Phi_S - Q_{ox}/C_{ox}$$

$$V_{T0} = V_{FB} + 2\phi_F + \sqrt{4q\varepsilon_0 K_s N_A \phi_F} / C_{ox}$$

$$\Delta V_T = \gamma \left(\sqrt{2\phi_F + V_{SB}} - \sqrt{2\phi_F} \right) \quad \gamma = \frac{\sqrt{2\varepsilon_0 K_s q N_A}}{C_{ox}}$$

平方率模型:

$$Q_{inv}(y) = -C_{ox}(V_{GS} - V_T - V_{CS}(y)) \quad V_{CS}(y) = \begin{cases} V_{DS} & y = L \\ 0 & y = 0 \end{cases}$$

$$I_D = \begin{cases} \mu_n C_{ox} \frac{W}{L} \left(V_{GS} - V_T - \frac{1}{2} V_{DS} \right) V_{DS} & V_{GS} > V_T \quad V_{DS} \leq V_{Dsat} \\ \mu_n C_{ox} \frac{W}{2L} (V_{GS} - V_T)^2 \equiv I_{Dsat} & V_{GS} > V_T \quad V_{DS} \geq V_{Dsat} \end{cases}$$

考虑到沟道长度调制效应后, 饱和区的电流:


$$I_D = \mu_n C_{ox} \frac{W}{2L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

亚阈值电流:

$$I_D \approx \mu_n C_{ox} \frac{W}{L} (\eta - 1) \phi_t^2 \exp\left(\frac{V_{GS} - V_T}{\eta \phi_t}\right) \left(1 - \exp\left(-\frac{V_{DS}}{\phi_t}\right)\right)$$

$$S = 2.3 \frac{kT}{q} \eta = 2.3 \frac{kT}{q} \left(1 + \frac{C_{dep}}{C_{ox}}\right) = 2.3 \frac{kT}{q} \left(1 + 3 \frac{t_{ox}}{W_T}\right)$$

小信号等效电路



小信号参数: g_m 、 g_{ds} 、 g_{ms}

$$t_t = \frac{2}{3} \frac{L^2}{\mu_n (V_{GS} - V_T)}$$

电容模型: C_{gs} 、 C_{gd} 、 C_{gb}

$$f_T = \frac{g_m}{2\pi(C_{gs} + C_{gd})} = \frac{1}{2\pi t_t}$$

器件性能参数

开态电流 I_{on}

关态电流 I_{off}

饱和电流 I_{Dsat}

饱和电压 V_{Dsat}

导通电阻 R_{on}

DIBL因子 σ

输出电阻 $r_0 (= 1/g_{ds})$

渡越时间 τ_t

栅跨导 g_m

亚阈值摆幅 S

特征频率 f_T

体效应因子 γ

阈值电压 V_T

沟道长度调制系数 λ

器件部分要求

➤ 半导体器件性能的控制与实现

1、掌握所学半导体器件的结构和工作原理。

器件的结构是什么？器件是如何工作的？要实现的电学性能有哪些？（静电特性、直流特性、频率特性、瞬态特性）

2、掌握半导体器件结构和材料参数与电学性能之间的关系，能够预测、分析和计算半导体器件的特性。

如何让器件更好地工作？哪些因素导致器件性能不好？如何抑制？理解非理想效应、工艺技术对器件设计带来的影响。

3、掌握半导体器件的分析方法。

能够正确地理解和准确地表述半导体器件分析中使用的重要的基本假设和近似。